JPS59117251A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS59117251A JPS59117251A JP57226307A JP22630782A JPS59117251A JP S59117251 A JPS59117251 A JP S59117251A JP 57226307 A JP57226307 A JP 57226307A JP 22630782 A JP22630782 A JP 22630782A JP S59117251 A JPS59117251 A JP S59117251A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- pellet
- pellets
- silicon
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/01—Manufacture or treatment
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/20—Configurations of stacked chips
- H10W90/288—Configurations of stacked chips characterised by arrangements for thermal management of the stacked chips
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/20—Configurations of stacked chips
- H10W90/291—Configurations of stacked chips characterised by containers, encapsulations, or other housings for the stacked chips
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
- H10W90/722—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between stacked chips
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は半導体装置、特に、高密度実装の可能な半導体
装置に関する。
装置に関する。
従来、大規模集積回路(LSI )の如き半導体装置に
おいては、半導体ペレットはシリコン(Sl)材料′で
作らnているのが通常であり、この半導体ぺ1ノツトハ
ワイヤボンデイング、フヱイスダウンボンディング、チ
ップキャリアボンディング等の方式で基板にボンディン
グされる。
おいては、半導体ペレットはシリコン(Sl)材料′で
作らnているのが通常であり、この半導体ぺ1ノツトハ
ワイヤボンデイング、フヱイスダウンボンディング、チ
ップキャリアボンディング等の方式で基板にボンディン
グされる。
ところが、従来の基板は通常アルミナ系材料、セラミッ
ク材料で作られているので、基板のセラミック制料と半
導体ペレットのシリコン材料との間の熱膨張本の差によ
シ、半導体ペレットと基板との間の接続部に応力が集中
し、半導体ペレットの剥離、配線の断線等の不良発生を
ひき起こす原因となり易いという問題がある。
ク材料で作られているので、基板のセラミック制料と半
導体ペレットのシリコン材料との間の熱膨張本の差によ
シ、半導体ペレットと基板との間の接続部に応力が集中
し、半導体ペレットの剥離、配線の断線等の不良発生を
ひき起こす原因となり易いという問題がある。
また、前記従来構造では、半導体ペレットの高密度実装
に限界があシ、微細化が困難になっている。
に限界があシ、微細化が困難になっている。
本発明の目的は、前記した従来技術の問題点を解決し、
高密度実装が可能である上に、熱膨張末の差に起因する
不良発生を防止し、高信頼性′に得ることのでき゛る半
導体装置を提供することにある。
高密度実装が可能である上に、熱膨張末の差に起因する
不良発生を防止し、高信頼性′に得ることのでき゛る半
導体装置を提供することにある。
以下、本発明を図面に示す実施9A、1にしたがって詳
細に説明する。
細に説明する。
第1図は本発明の半導体装置に用いられる半導体ペレッ
トの一例全一部破断して示す刺扶図である。
トの一例全一部破断して示す刺扶図である。
この半導体ペレットは同一材料で作られた2個の異なる
種類の半導体ベレ・71f相互に対面状態で接続したも
のである。
種類の半導体ベレ・71f相互に対面状態で接続したも
のである。
すなわち、第゛1図の例1においては、下側半導体ペレ
ット1の上に上側半導体ペレ・ソト2が接続用バンプ(
突起電極)3によp互いに対面状態で接続された構造で
あり、両生導体ぺI/ y ) 1と2はたとえばシリ
コン(Sl)で作られ、#続用バンプ3はたとえば半田
よりなる。寸だ、本実施例Iの下側半導体ペレット1は
ロジ・ツク用の集積回路を組み込んだ半導体集積回路素
子であり、上側半導体ペレット2はメモリ用の集積回路
を組み込んだ半導体集積回路素子である。
ット1の上に上側半導体ペレ・ソト2が接続用バンプ(
突起電極)3によp互いに対面状態で接続された構造で
あり、両生導体ぺI/ y ) 1と2はたとえばシリ
コン(Sl)で作られ、#続用バンプ3はたとえば半田
よりなる。寸だ、本実施例Iの下側半導体ペレット1は
ロジ・ツク用の集積回路を組み込んだ半導体集積回路素
子であり、上側半導体ペレット2はメモリ用の集積回路
を組み込んだ半導体集積回路素子である。
下側半導体ペレット1の上には、上側半導体ペレット3
2との電気的接続のだめの前記接続用バンプ(突起電極
)3を構成する下側接続用バンプ3aと、基板側とのワ
イヤボンディング用の外部導出型′MI14と、前記下
側接続用バンプ3aと外部導出電極4と全微細配線する
配線層5とが設けられて(ハる。
2との電気的接続のだめの前記接続用バンプ(突起電極
)3を構成する下側接続用バンプ3aと、基板側とのワ
イヤボンディング用の外部導出型′MI14と、前記下
側接続用バンプ3aと外部導出電極4と全微細配線する
配線層5とが設けられて(ハる。
したがって、この複合ペレット構造では、高密度実装に
加えて下側半導体ペレット1と上側半導体ペレット2.
2aとが同一材料すなわちシリコンで作られてbるので
、実際に基板に摩り付けて使用する時にも、両ペレッ)
lと2の熱膨張家が同じであり、両ペレットの接続部で
ある接続用バンプ3に応力集中が起こるという問題を回
避することができる。その結果、応力による歪が接続用
ノ、<ンプ3に応じて該接続用バンプ3の接続状態が破
壊されることが防止され、高い信頼性が得らズt
−る。
加えて下側半導体ペレット1と上側半導体ペレット2.
2aとが同一材料すなわちシリコンで作られてbるので
、実際に基板に摩り付けて使用する時にも、両ペレッ)
lと2の熱膨張家が同じであり、両ペレットの接続部で
ある接続用バンプ3に応力集中が起こるという問題を回
避することができる。その結果、応力による歪が接続用
ノ、<ンプ3に応じて該接続用バンプ3の接続状態が破
壊されることが防止され、高い信頼性が得らズt
−る。
また、この複合ペレット構造では、接続用バンプ3から
外部導出電極4への配線層5を下側半導体ヘレゾト1上
に形成しているので、この配線層5は、外部導出用の配
線を従来のようにセラミ、/り基板の表面に形成する場
合とは違って、通常の半導体配線構造と同様のレベルで
加工でき、極めて微細な配線パターン金得ることが可能
である。
外部導出電極4への配線層5を下側半導体ヘレゾト1上
に形成しているので、この配線層5は、外部導出用の配
線を従来のようにセラミ、/り基板の表面に形成する場
合とは違って、通常の半導体配線構造と同様のレベルで
加工でき、極めて微細な配線パターン金得ることが可能
である。
第2図は本発明の半導体装置に用いられる半導体ペレッ
トの他の例1を一部破断して示す1Z4N図である。
トの他の例1を一部破断して示す1Z4N図である。
第2図の輿1では、上側半導体ペレットが複数個(6個
)の小さい半導体ペレy ト2 aで構成さ詐ており、
各半導体ペレ・ノ)2aは接続用ノ(ンプ3により下側
半導体ペンノド1に電気的に接続さねている。こ扛らの
半導体ペレ・y ? 2 aもすべて下側半導体ペレ・
ノド1と同じ材料たとえばシ1ノコンで作られている。
)の小さい半導体ペレy ト2 aで構成さ詐ており、
各半導体ペレ・ノ)2aは接続用ノ(ンプ3により下側
半導体ペンノド1に電気的に接続さねている。こ扛らの
半導体ペレ・y ? 2 aもすべて下側半導体ペレ・
ノド1と同じ材料たとえばシ1ノコンで作られている。
したがって、第2図の例1においても、半導体ペレット
1と2aが同じ材料たとえばシリコンで作られている結
果、半導体ペレ・ノド1と2aとの間に熱膨張出の差が
ないので、接続用);ンブ3に応力が集中することがな
く、その応力集中に起因する不良の発生全防止できる。
1と2aが同じ材料たとえばシリコンで作られている結
果、半導体ペレ・ノド1と2aとの間に熱膨張出の差が
ないので、接続用);ンブ3に応力が集中することがな
く、その応力集中に起因する不良の発生全防止できる。
また、第2図の場合には、上側半導体ペレ・y)が複数
個の半導体ペレ・ソト2aで構成されているので、集積
変音より高めることができる。
個の半導体ペレ・ソト2aで構成されているので、集積
変音より高めることができる。
筐3図は本発明による半導体装置の一実施気1を示す断
面図である。
面図である。
第3図の実施例1は、第1図に示した標合半導体ペレッ
1組み込んだ半導体装置であり、下側半導体ペレット1
の背面側すなわち上側半導体ペレット2を接続していな
い側を基板のベー76の下面側に耶シ付けた構造である
。まだ、前記第1図の例iにおける外部導出電極4はワ
イヤ7により外部リード8のインナーリード部に導電接
続されている。
1組み込んだ半導体装置であり、下側半導体ペレット1
の背面側すなわち上側半導体ペレット2を接続していな
い側を基板のベー76の下面側に耶シ付けた構造である
。まだ、前記第1図の例iにおける外部導出電極4はワ
イヤ7により外部リード8のインナーリード部に導電接
続されている。
前記ベース6はシリコンとの熱膨張毘の差の小さい炭化
ケイ素(she)i主成分とするもので作られている。
ケイ素(she)i主成分とするもので作られている。
一方、半導体ペレットの封止のため、ベース6の下面側
にはキャップ9がガラスエポキシ樹脂の制止材10によ
り封止されている。本実施例のキャンプ9は炭化ケイ素
(810)で作られており、別体に作られたリング状の
封止枠体9aと平板状の封止板9bとをガラスエポキシ
樹脂の接着材9cで気密接着して一体化した構造である
。
にはキャップ9がガラスエポキシ樹脂の制止材10によ
り封止されている。本実施例のキャンプ9は炭化ケイ素
(810)で作られており、別体に作られたリング状の
封止枠体9aと平板状の封止板9bとをガラスエポキシ
樹脂の接着材9cで気密接着して一体化した構造である
。
本実施し1)によれば、半導体ペレット1と2がいずれ
もシリコンで作られており、両生導体ペレットlと2の
熱膨張率の差がないので、両生導体ペレッIf接続する
接続用バンプ3に対する応力集中を排除できる上に、半
導体ペレットt’iiり付ける基板のベース6が炭化ケ
イ素で作られているので、半導体ペレット1とベース6
との熱膨張毘の差も非常に小さく、接続強度が太きくな
る他、放熱性、絶縁性等も良好であり、炭化ケイ素のべ
一部6の場合には放熱フィン全省略できる。
もシリコンで作られており、両生導体ペレットlと2の
熱膨張率の差がないので、両生導体ペレッIf接続する
接続用バンプ3に対する応力集中を排除できる上に、半
導体ペレットt’iiり付ける基板のベース6が炭化ケ
イ素で作られているので、半導体ペレット1とベース6
との熱膨張毘の差も非常に小さく、接続強度が太きくな
る他、放熱性、絶縁性等も良好であり、炭化ケイ素のべ
一部6の場合には放熱フィン全省略できる。
第4図は本発明による半導体装置の他の1つの実施例奢
示す。
示す。
第4図の実施例の場合にも、複数の同−利料たとえばシ
リコンの半導体ペレット1と2を接続用バンプ3で接続
し、半導体ベレッ)lの背面側を基板のベース6に敬り
付けた構造であるが、ベース6はセラミックで作らnで
おり、その反対側すなわち上面側には放熱フィン11が
取り付けられている。捷た、キャップ9もセラミンクの
一体構造で作られている。
リコンの半導体ペレット1と2を接続用バンプ3で接続
し、半導体ベレッ)lの背面側を基板のベース6に敬り
付けた構造であるが、ベース6はセラミックで作らnで
おり、その反対側すなわち上面側には放熱フィン11が
取り付けられている。捷た、キャップ9もセラミンクの
一体構造で作られている。
この実施例においても、高密度実装に加えて、半導体ぺ
l・ット間の熱膨張毘の差に起因する接続用バンプ3へ
の応力集中が防止され、謳い信頼性を得ることができる
。
l・ット間の熱膨張毘の差に起因する接続用バンプ3へ
の応力集中が防止され、謳い信頼性を得ることができる
。
なお、前記実施例では、下仙1半導体ベレット1をロジ
ック用、上側半導体ペレット2をメモリ用の集積回路形
成用半導体素子として用いているが、その逆に下側半導
体ペレット1をメモリ用、上側半導体ペレット2.2a
’izロジツク用に用いることも可能である。さらにま
た、半導体ペレットに形成さハる素子は、バイポーラ型
素子であってもよ(MO8型素子であってもよ込。
ック用、上側半導体ペレット2をメモリ用の集積回路形
成用半導体素子として用いているが、その逆に下側半導
体ペレット1をメモリ用、上側半導体ペレット2.2a
’izロジツク用に用いることも可能である。さらにま
た、半導体ペレットに形成さハる素子は、バイポーラ型
素子であってもよ(MO8型素子であってもよ込。
以上説明したように、本発明によれば、高密度実装が可
能であると共に、半導体ペレット間の熱膨張土の差に起
因する接続部への応力集中を防止し、高信頼性?得るこ
とができる。 〜
能であると共に、半導体ペレット間の熱膨張土の差に起
因する接続部への応力集中を防止し、高信頼性?得るこ
とができる。 〜
第1図は本発明の半導体装置に用いることのできる半導
体ペレットを一部破断して示す州ネR図、第2図は半導
体ペレットの他の例1全一部破断して示す臼神図、 第3図は本発明による半導体装置の一実m例1を示す断
面図、 第4図は本発明の半導体装置の他の実施例を示す断面図
である。 1・・・下側半導体ベレット、2.2a・・・上側半導
体ベレy)、3・・・接続用バンプ、4つ・・外部導出
重積、5・・配Iw層、6・・・基板のベース、7・・
ワイヤ、8・・・外部リード、9・・・キャップ、10
・・・封止材、11・・・放熱フィン。 一 第 1 図 第 2 図 第 3 図 ヅ 第1頁の続き 0発 明 者 関正俊 小平市上水本町1450番地株式会 社日立製作所デバイス開発セン タ内 ■出 願 人 株式会社日立製作所 東京都千代田区丸の内−丁目5 番1号
体ペレットを一部破断して示す州ネR図、第2図は半導
体ペレットの他の例1全一部破断して示す臼神図、 第3図は本発明による半導体装置の一実m例1を示す断
面図、 第4図は本発明の半導体装置の他の実施例を示す断面図
である。 1・・・下側半導体ベレット、2.2a・・・上側半導
体ベレy)、3・・・接続用バンプ、4つ・・外部導出
重積、5・・配Iw層、6・・・基板のベース、7・・
ワイヤ、8・・・外部リード、9・・・キャップ、10
・・・封止材、11・・・放熱フィン。 一 第 1 図 第 2 図 第 3 図 ヅ 第1頁の続き 0発 明 者 関正俊 小平市上水本町1450番地株式会 社日立製作所デバイス開発セン タ内 ■出 願 人 株式会社日立製作所 東京都千代田区丸の内−丁目5 番1号
Claims (1)
- 【特許請求の範囲】 1 同一材料で作られた互いに異方る種類の半導体ペレ
ッi相互に対面状態で電気的に接続し、その半導体ペレ
ット’に反対面で基板にをシ付けてなる半導体装置。 2、半導体ペレットの一方がメモリ用のペレットで、他
方がロジック用のペレツtであることを特徴とする特許
請求の範囲第1項記載−の半導体装置。 3 半導体ペレッYの一方がMOB型素子が形成された
ペレットで、他方がバイポーラ型素子が形成されたペレ
ットであることを特徴とする特許請求の範囲第1項記載
の半導体装置。 4、 半J俳ペレットがシリコンで作られ、基板が炭
素ケイ素で作られているととt%徴とする特許請求の範
囲第1項または第2項記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57226307A JPH0658922B2 (ja) | 1982-12-24 | 1982-12-24 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57226307A JPH0658922B2 (ja) | 1982-12-24 | 1982-12-24 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59117251A true JPS59117251A (ja) | 1984-07-06 |
| JPH0658922B2 JPH0658922B2 (ja) | 1994-08-03 |
Family
ID=16843150
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57226307A Expired - Lifetime JPH0658922B2 (ja) | 1982-12-24 | 1982-12-24 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0658922B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61112338A (ja) * | 1984-11-07 | 1986-05-30 | Hitachi Micro Comput Eng Ltd | 半導体装置 |
| JPS61284951A (ja) * | 1985-06-11 | 1986-12-15 | Matsushita Electronics Corp | 半導体装置 |
| US6635962B2 (en) | 2000-09-12 | 2003-10-21 | Rohm Co. Ltd. | Chip on chip semiconductor device |
| US7112468B2 (en) | 1998-09-25 | 2006-09-26 | Stmicroelectronics, Inc. | Stacked multi-component integrated circuit microprocessor |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS51102566A (en) * | 1975-03-07 | 1976-09-10 | Suwa Seikosha Kk | Shusekikairo |
| JPS5352385U (ja) * | 1976-10-08 | 1978-05-04 | ||
| JPS56148857A (en) * | 1980-04-18 | 1981-11-18 | Mitsubishi Electric Corp | Semiconductor device |
-
1982
- 1982-12-24 JP JP57226307A patent/JPH0658922B2/ja not_active Expired - Lifetime
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS51102566A (en) * | 1975-03-07 | 1976-09-10 | Suwa Seikosha Kk | Shusekikairo |
| JPS5352385U (ja) * | 1976-10-08 | 1978-05-04 | ||
| JPS56148857A (en) * | 1980-04-18 | 1981-11-18 | Mitsubishi Electric Corp | Semiconductor device |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61112338A (ja) * | 1984-11-07 | 1986-05-30 | Hitachi Micro Comput Eng Ltd | 半導体装置 |
| JPS61284951A (ja) * | 1985-06-11 | 1986-12-15 | Matsushita Electronics Corp | 半導体装置 |
| US7112468B2 (en) | 1998-09-25 | 2006-09-26 | Stmicroelectronics, Inc. | Stacked multi-component integrated circuit microprocessor |
| US6635962B2 (en) | 2000-09-12 | 2003-10-21 | Rohm Co. Ltd. | Chip on chip semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0658922B2 (ja) | 1994-08-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3578770B2 (ja) | 半導体装置 | |
| KR100401020B1 (ko) | 반도체칩의 스택킹 구조 및 이를 이용한 반도체패키지 | |
| US4764804A (en) | Semiconductor device and process for producing the same | |
| JPH07153903A (ja) | 半導体装置パッケージ | |
| KR19990007268A (ko) | 반도체 장치 | |
| JPH1056093A (ja) | 半導体装置およびその半導体装置を組み込んだ電子装置 | |
| JPS59117251A (ja) | 半導体装置 | |
| JP3442721B2 (ja) | 半導体装置 | |
| JPH08274214A (ja) | 半導体装置 | |
| JP2936819B2 (ja) | Icチップの実装構造 | |
| JPS59117252A (ja) | 半導体装置 | |
| JPH0744243B2 (ja) | 半導体集積回路モジユ−ル | |
| JPS5891646A (ja) | 半導体装置 | |
| JP2500310B2 (ja) | 半導体装置 | |
| JP3238906B2 (ja) | 半導体装置 | |
| JP2713254B2 (ja) | 集積回路用パッケ−ジ及びその製造方法並びにパッド配置の変換方法 | |
| JP2706699B2 (ja) | 半導体モジュール | |
| JP3372169B2 (ja) | 半導体パッケージ | |
| JP3145892B2 (ja) | 樹脂封止型半導体装置 | |
| JPH09283696A (ja) | 半導体混載実装方法 | |
| JPS6352460A (ja) | マルチチツプモジユ−ルの製造方法 | |
| JP3127948B2 (ja) | 半導体パッケージ及びその実装方法 | |
| JP2780927B2 (ja) | 半導体装置 | |
| JPS5848932A (ja) | 半導体装置の製法 | |
| JPH053284A (ja) | 樹脂封止型半導体装置 |