JPS59117321A - バイポ−ラｌｓｉにおける電源回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 この発明は、バイポーラトランジスタにより構成でｊた
ＬＳＩ（大規模集積回路）における電源回路に関する。

従来、例えばマスタスライス法により形成はネる論理Ｌ
ＳＩ（以下マスタスライスＬＳＩと称スる）全構成する
基本回路として、［３Ｌ（エミッタ・カップルド・ロジ
ック）回路や、第１図に示すようなノン・スレッショー
ルド・ロジック回路ｃ以下ＮＴＬ回路と称する）が知ら
ねている。

第１図において、Ｑｌは入力トランジスタで、この入力
トランジスタＱ、ｌのコレクタは抵抗Ｒ１を介して電源
電圧Ｖ。０（グランドレベル）に、また、入力トランジ
スタＱｌのエミッタは抵抗Ｒ１を弁して例えば−２ｖの
ような電源官、圧ｖＥＥｉに接続される。そして、入力
トランジスタＱ１のベースに入力電圧ｖ１ｎが供給さｎ
るようにさねている。Ｑ、２は、上記入力トランジスタ
Ｑｌのコレクタと抵抗Ｒ，との接続ノードｎ１の電位を
ベースに受けて動作される出力トランジスタである。こ
の出力トランジスタＱ２とこねのエミッタ側に接続され
た抵抗Ｒ３とによってエミッタフォロワが構成芒わてい
る。

上記ＮＴＬ回路は、入力電圧ｖ１ｎが例えば−１，４Ｖ
から一〇８ｖに向かって変化されると、トランジスタＱ
、ｌに流されるコレクタ電流が増加さ力て、ノードｎ。

の電位が抵抗Ｒ，の電圧ドロップの増大により低下され
る。そのため、出力トランジスタＱ２が、そのコレクタ
電流が減少されるように動作はね、出力電圧Ｖ。ｕｔが
−ｏ８■がら−１，４Ｖに向かって変化される。このと
き、出力電圧Ｖ。ｕｔは入力電圧ｖ１ｎの変化に応答し
て素早ぐ変化畑せられる。つまり、ＮＴＬ回路は、しき
い値電圧全有しないようにされており、こわによって、
動作速度がＥＯＬ回路よりも速くガるようにさねている
。

なお、図面には、入力トランジスタＱＩが一つのみ示さ
れているが、マスタスライスＬＳＩでは、一般に、上記
抵抗Ｒ１とＲ２との間にトランジスタＱ、と並列に、複
数個の入力トランジスタが設けられて、多入力ＮＯＲゲ
ートに構成される。

本出願人は、例えば上記のよりなＮＴＬ回路を含むバイ
ポーラＬＳＩにおいて、差動増幅段と負帰還回路を用い
た比叔的簡却な回路構成によって知源笛、圧（■ＥＥ）
の変動および引込み電流の変動に苅して安定したＮＴＬ
回路用の電源電圧（Ｖオ、）全供給できるようにした電
源回路を提案した。

この発明の目的は、この工うな差動増幅段を用いた電源
回路において帰還回路による発揚全防止するために用い
らねる比較的大きな位相補償用のコンデンサを、回路全
体の面＆’ｃ増大させることｈ〈レイアウトすることが
できるようにすることにある。

却下図面を用いてこの発Ｆ３Ａを新明する。

卯、２図は本発明が適用される電源回路の一例を示すも
のである。この回路は、一対の差動トランジスタ９１０
．Ｑ１２　と、この差動トランジスタＱｌｌおよびＱ１
２のコレクタと電源電圧■。。との間に各々接紗享れた
す抗Ｒ１＋およびＲ１゜と、上君已差動トラニ／ジスタ
Ｑ、　ｌ　Ｉふ゛よひＱ１０　のエミッタと電源室Ｈ−
ｖＦ、。との間に共通に接続を力比抵抗Ｒ１３とからな
る差動増幅段１を有している。

上記差動増幅段１の一方の差動トランジスタＱ７目のベ
ースには、基進電圧ｖｒｅｆが印加されている。そして
、この差動トランジスタＱ、■のコレクタと上Ｈビ抵抗
Ｒ０の接続ノードｎ１が、電源室。

ＥＦＶ。ｏＫコレクタ電極全接続されたトランジスタＱ
Ｉ３のベースに接続され、ノー÷゛ｎ１がらトランジス
タＱ、ｌ’３のベース電流が流されるようにζねている
。マタ、上記トランジスタ。１３のエミッタと゛電源電
圧Ｖ。ｉの間には、抵抗Ｒ」４が接続はね、トランジス
タＱｌａと抵抗Ｒ目　とによってエミッタフォロワ２が
構成されている。

上記トランジスタＱ、　ｌ　３と抵抗Ｒ１４との接続ノ
ードｎ２は、エミッタ電極が電源電圧■ＩＨＣに接続さ
れている電流引込み用のトランジスタの、１４のベース
に接続ε阻ノードｎ２がらトランジスタＱ、＋４のベー
ス電流が流されるようにされている。

この電流引込み用トランジスタＱ目のコレクタには、ト
ランジスタＱＩ４に向かって順方向となるようにダイオ
ードＤ、が接続されている。このダイオードＤ、の他方
の端子は抵抗Ｒ１１ｉを弁Ｌ７て電源電圧Ｖ。ｏＶＣ接
続されている。

上記回路は、トランジスタＱ１４７！：ダイオートＤ１
の接続ノードｎ３に出力端子３が接続されて、出力′電
圧Ｖ。ｕｔが取り出されるようにされている。

捷た、上記ダイオードＤ１　と抵抗Ｒ＋ｓとの接続ノー
ドｎ４が、前記差動増幅段１の他方の差動トランジスタ
Ｑ１，２０ベースにｊｉｇ続され、これによって差動増
幅段１に負帰還ががけられるようにはねている。

上記ノードｎ、はノードｎ３の電１位よりも常にダイオ
ードＤ１　のしきい値電圧（約０，７Ｖ）分だけ高い電
圧にさね、この電圧が差動トランジスタＱ、１２のベー
スに印加されている。

従って、上記回路の電源電圧■。０がグランドレベル（
ＯＶ）にされ、電源電圧与。が−３■のような電圧にさ
れるとともに、差動トランジスタＱ、１１のベースに−
１，３ｖの工うな基厘電圧”ｒｅｆが印加されると、差
動トランジスタ。、のコレクタ電圧によって、トランジ
スタＱＩ３にベース電流が流される。また、ノードｎ２
がらトランジスタＱ、１４にベース電流が流されて、ノ
ードｎｚＵ電源電圧ｖＥＥよりもベース・エミッタ間電
圧ＶＢ］Ｉ。

（約Ｏ，ＳＶ）分だけ高い−２，２■のよう々電位にさ
れる。これによって、トランジスタ。′目は定常的にオ
ンさ力て、抵抗Ｒ１５およびダイオードＤＩを辿ってノ
ードｎ３に向かって流れる電流工、と出力端子３からノ
ードＤ３に向かって流れる引込み電流■。とがトランジ
スタＱ１４のコレクタ電流となって電源電圧Ｖオに向か
って流される。

このとき、ノードｎｌ→トランジスタＱ＋ｓ→ノードｎ
２→トランジスタＱロ→ノードｎ３→ダイオードＤｌ→
ノードｎ４の経路で負帰還がかけらねる差動トランジス
タＱ１２のベース電位が、トランジスタＱ目のベースに
印加されている基漁重圧■ｒ（３ｆと略等しい−１，３
ｖのような電位にされるように回路の定数が設定されて
いる。

その結果、ノードｎ３の電位すなわち出力重圧■ｏｕｔ
は、ノードｎ４の電位（−１，３Ｖ）よりもダイオード
Ｄ１のしきい値電圧（約０７ｖ）分だけ低い−２，０■
にされる。

し、かも、上記第２図の電源回路は、ダイオードＤ＋に
介して差動増幅段１の差動トランジスタＱ、１２に狛＃
還がかけられているため、出力端子３からの引込み電流
工０や電源電圧ｖＦ、Ｆ、が変動しても出力室圧ｖ、ｌ
、ｔがほぼ一定（−２，０’ｌに維持芒れる。

例λば、上配宙糎回路の出力端子３に接続嘔ねる複数個
のＮＴＬ回路がロジック動作されて、引込み電流■ｏが
減少【７たとする。すると、ノードｎ３の電位は上昇さ
れようとするが、このとき、ノードｎ、よりも常にダイ
オード一段分１ノベルの但いノードｎ４の電位も上昇さ
れる。これによって、差動トランジスタＱ＋２のコレク
タ電流が増加して、エミッタ電圧が上昇され、差動トラ
ンジスタＱ、＋＋のベース・エミッタ間電圧が減少され
る。

そのため、差動トランジスタ’；１．ｚのコレクタ電流
が減少されて、抵抗Ｒ１１の電圧ドロップが小さくなっ
てトランジスタＱ、ｌ！ｌのベース電位が上がる。

すると、トランジスタＱ１０のコレクタ電流が垢加芒れ
て、エミッタ電、位が上＃Ｌ７、ノードｎ２すなわちト
ランジスタｑ、１４のベース電位が上昇芒ねる。

その結果、トランジスタＱ、１４のコレクタ電流が増加
場れて、抵抗Ｒ１５に流される電流が多くなり、抵抗Ｒ
１５の電圧ドロップにか大きくなってノートｎ４おＪび
ノードｎ３の電位が降下きれる。

また、同様に［７て、出力端子３がらの引込み宙流工０
が多ぐなってノードｎ３のレベルが下がろうとすると、
トランジスタＱ１４のコレクタ電流が減少さねる方向に
動作さねて、抵抗ＲＩ５を流れる電流が減少づねる。そ
の結果、抵抗Ｒ１５の電圧ドロップが不埒＜すって、ノ
ードｎ４およびノードｎ３のレベルを引き上げる方向に
動作される。

このようにして、上記電源回路は、引込み電流の増減に
対して安定して一定の電圧Ｖ　　　（−］！Ｋｉ ２、ＯＶ）を供給することができる。

［かも、上記回路は、ノードｎ４のレベルが基ＳＬ市圧
ｖｒ８ｆＫよって決まるようにされており、電源電圧Ｖ
□が多少（±ｌＯ％程朋）変動でれても、差動トランジ
スタＱ目、Ｑ１２　に流はれる電流がカットオフでれた
り、バランスがくずされることがない。そのため、電諒
市圧ｖ０が変動Ｉ１．てもノードｎ４はほぼ基塩−１圧
ｖｒ８ｆ（約−１，３Ｖ）に維持づれ、また、ノードｎ
３はそれよりもダイオードＤ、のしきい値電圧分低い亀
、圧（−２Ｖ　）に維持される。つまり、上記実施例の
回路は電源重圧Ｖオの変動に２目、でも安定し７て一定
の出カ電圧ｖＦ、ｌ！ｉ１ヲ供給することができる。

一方、手配実施例の電源回路においては、帰還回路が設
けられているため、位相？ｌｌ］慣をしてやらないと、
正帰煽がかかって発振してし壕うおそねがある。そこで
、涼２図の回路では、トランジスタＱ＋４のベース・コ
ｌ／クタ間に比較的容量の大きな位相補償用のコンデン
サＣＩが設けらねている。

このコンチン−９０，としては、例えばトランジスタＱ
目のベース・コ１／クタ間に存在する寄生容量を積極的
に第１ノ用［７て構成してやることができる。

第３図および第４図は、このようにし７て、ベース・コ
レクタ間のを住容カヲ位相袖作用のコンデンサとして（
Ｕ・用する場合において、回路面積全実質的に増加させ
ることなく比較的太きな寄生容量を持つトランジスタを
構成することができるレイアウトの一例を示すものであ
る。

第３図はマスタスライスＬＳＩにおける電源回路部の拡
大平面図を示す。

一般に、マスタスライスＬＳＩでは、ＮＴＬ回路等から
々る多数の基本回路が基板の目のように配設され、適当
な数のＮ　Ｔ　Ｌ回路ごとに電源回路が設けらねている
。この実施例が適用芒れるマスタスライスＬＥＩ工にお
いても、チップの一側に沿って初数個の″Ｍ電源回路略
−列に配設されている。

第３図には、このうち、２つの電源回路４ａ、４ｂが示
されている。電源回路４ａと４１１は、チャネル部５ａ
、５ｂｉ挾んで対称的に配設芒ハでいる。

このチャネル部はチップ中央部の基本回路間にも設けら
れており、チャネル部５ａ、５ｂの基板表面上には酸化
ｔ１５！、を弁して、回路間を接続するアルミ配線ｌが
形成さｊている。

図中鎖線Ａで囲まれた部分が電源回路部で、こ／ の電源回路部Ａには、第２図におけるトランジスタ全形
成除く素子が形成されている。

そして、上記チャネル部５ａ（５ｂ）のアルミ配線ｔ、
ｔ・・・・・・の下方には、破ｋＡ’で示すような範囲
にわたって、第４図に示すような断面機造を持つ比較的
大きなトランジスタが形成テネ、このトランジスタが上
記′ｌＩＪ′源回路５８（第２図）のトランジスタＱ、
　１４　ｋ構成するようにされている。図中、Ｂはトラ
ンジスタＱ、１４０ベース電極、Ｅはエミッタ電極であ
る。また、Ｏ，Ｏ’はそれぞれトランジスタ９１口のコ
レクタ電極で、一方の電極Ｃ′はｉｔｊ涙回路回路の近
傍まで配設されている田カラインＬ。（Ｖ　　　）に結
線されている。なお、ＬＩＫｉ は宙併ラインである。

上記トランジスタ９．１４は、第４図に示すように、チ
ャネル部５ａ（５ｂ）のアルミ配ｍｔ　、　ｔ　、・・
の下方に酸化膜６を介して、Ｐ影領域７が形成きね、こ
のＰ形頒城７の表面上の一側（電源回路部＋（Ａから遠
い側）に、Ｎ影領域８が形成芒ねている。甘た、上記Ｐ
影領域７の両側には、ト化膜から構成きｊる分離領域９
，９′が形成され、プらにこれらを囲むようにして、Ｎ
影領域１０が形成さね、こわにＩって、ＮＰＮ）ランジ
スタが構成されている。上記分離領域９．９′は公知の
半導体製造技術によって、プロセスの途中で形成される
。

そして、上記Ｐ影領域７０表面上の一側（電海回路部Ａ
に近い側）と、Ｐ影領域７内のＮ影領域８の表面上お工
びこワを囲むＮ影領域ｉｏの両側表面上に、そねぞ力上
記ペース電極Ｂ、エミッタ市極Ｅおよびコレクタ電極ｃ
ｃ′が形成されている。

ところで、第２し１に示すような構成の電源回路では、
発振を防止するために、位相補償用のコンデンサＣＩと
し７て、３〜５ｐＦ杵度の鞍す−を必要とする。そのた
め、これ全即独で実現しようとすると、かなり素子寸法
を太きく［１，なければならないので、電源回路全体の
占有面積が増大はネてしまう。

しかし、実施例のごとく、第４図のようなレイアウト構
造のトランジスタが電源回路の電流引込み用トランジス
タＱ　＋　４として用いられると、このトランジスタは
素子寸法がかなり太きいため、ペース・コレクタ間に寄
生する容ｆも大きくなる。

そのため、実施例のように、チャネル部５ａ（５ｂ）の
下方に形成されたトランジスタの寄生答’ｔｋｋ、位相
補償用のコンデンサＣＩ　として利用また場合には、は
とんど回路面ｆ＋ｌｌ増大させることなく、所望の容量
をもつ位相補償用コンデンサを得ることができる。

特に、マスタスライスＬＳＴでは、配線＠域となるチャ
ネル部の面積がチップ全体の２７３程度を占めており、
チャネル部の下方にがなり広い無素子領域を有していた
。そのため、実施例のように、チャネル部の配線の下に
トランジスタ全形成するようにすれば、比較的大きな寄
住容Ｍ′ヲ持つトランジスタを得ることができる。

なお、十ｄビ実茄例では、位相補償用のコンデンサを、
トランジスタＱ目の寄生容量を利用し２て構成している
が、却独の容量素子をチャネル部の配線下に形成して、
これを位相補償用のコンデンサとして使用するようにし
てもよい。

以上説明（−た工うに、本発明によ名ば、回路全体の面
８＋を実物的に増加させることなく比較的大きな容量の
位相補償用コンデンサを有する石淵回路ケ栴成すること
ができる。その結果、差動増幅段を用いて比較的簡即な
回路構成によって、安定しり重圧全供給する電源回路を
提供することができ、電瀘回路を含むバイポーラＬＳＩ
のチノブザイズを減少ζせるＣとができるという効果が
得らねる。

【図面の簡単な説明】

第１図は、バイポーラＬＳＩ特ＶＣマスタスライスＬＳ
Ｉの基本回路となるＮＴＬＭ路の一例を示す回路図、 ｖ２図は不発明が適用きｊる１「源回路の一例を示すも
ので、十８ピＮＴＬ回路の電源電圧”ｇｇ＋’（ｆ供給
できるＩうにさねｆｃ商韓回路の回路図、第３図は本発
明による軍瀝回路のレイアウトの一例を示す鉱大平ｒｋ
＋　Ｑ！、 年４図は第３図におけるニー■線に沿った半導体基板の
断面図である。 １・・・差動増幅段、４．ａ、４ｂ・電源回路、５ａ。 ５ｂ・・・配線佃域（チャネル部）、ｌ・・・配線、０
゜・・・位相補償用コンデンサ。 代惧人　弁理士　薄　１）利　辛’、：、；：”ｌ’、
”））１＝　、／−、− 第　　１　　図 ど 第３図 【 第　　４　　図

Claims (1)

1. 【特許請求の範囲】 １、差動増幅段と、この差動増幅段への負帰還回路とか
   ら構成されるバイポーラＬＳＩにおける電源回路であっ
   て、上記負帰還回路に設けらする位相袖償用のコンデン
   サが、ＬＳＩチップ内の配線領域の下方に形成されるよ
   うにさｊてなることを特徴とするバイポーラＬＳＩにお
   ける電源回路。 ２、上記コンデンサが回路を構成するトランジスタの寄
   生容量を第１」用し、て構成され、このトランジスタが
   上紀配線佃域の下方に形成場ねるようにさねたことを特
   徴とする特許請求の範囲第１項記載のバイポーラＬＳＩ
   における電源回路。