JPS59123234A - 微細加工方法 - Google Patents
微細加工方法Info
- Publication number
- JPS59123234A JPS59123234A JP57230364A JP23036482A JPS59123234A JP S59123234 A JPS59123234 A JP S59123234A JP 57230364 A JP57230364 A JP 57230364A JP 23036482 A JP23036482 A JP 23036482A JP S59123234 A JPS59123234 A JP S59123234A
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- corner
- film
- thickness
- gas atmosphere
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P50/00—Etching of wafers, substrates or parts of devices
Landscapes
- Drying Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
果がある微細加工方法に関する。
近年，特に半導体工業に於ては１あらゆる対象が小型化
を１指しており，鯰多くの微細加工方法が提某され実施
されて来ている。特に最近では電子ビーム露光装置やＸ
線露光装置等の憂れた微細加工装置が実用化されつつあ
る。しかしながら。
を１指しており，鯰多くの微細加工方法が提某され実施
されて来ている。特に最近では電子ビーム露光装置やＸ
線露光装置等の憂れた微細加工装置が実用化されつつあ
る。しかしながら。
これら優れた性能を持った設備（グ極めて高１曲でかつ
取扱いが顆４（４なだめに，気裾に導入すること（は出
来ないのか実状である。
取扱いが顆４（４なだめに，気裾に導入すること（は出
来ないのか実状である。
本発明の一般的な目的．は，前述の如き高価な設イ＋Ｎ
ｉ ’ｃ用いないで，極めて容易刀・つ安価に微細加工
を行なうことかできる微細加工方法を提供することにあ
る。
ｉ ’ｃ用いないで，極めて容易刀・つ安価に微細加工
を行なうことかできる微細加工方法を提供することにあ
る。
本発明の具体的な目的は，表■」に凹凸や段部を有する
被加工物に対し，該凸部や段部のコーナ一部のみを選択
的に除去することを．極めて容易かつ安価に達成するこ
゛とかできる微細加工方法を提供することにある。
被加工物に対し，該凸部や段部のコーナ一部のみを選択
的に除去することを．極めて容易かつ安価に達成するこ
゛とかできる微細加工方法を提供することにある。
本発明によれば７表面に凹凸又は段部を有する被加工物
の該表面に、−０２ガス雰囲気又は０２ガスと水蒸気と
の混合ガス雰囲気中での加熱処理により。
の該表面に、−０２ガス雰囲気又は０２ガスと水蒸気と
の混合ガス雰囲気中での加熱処理により。
前記凸部又は前記段部のコーナ一部のみに他の部分より
も膜厚の薄い部分か生じるように酸化膜を形成する工程
と、前記コーナ一部の前記酸化膜のみが除去されるよう
に、前記酸化膜表面全域にエツチングを施すことによっ
て、前記コーナ一部の前記酸化膜のみを開孔する工程と
、該−開孔された前記１波化膜をマスクとして前記被加
工物の前記表面にエツチング、を施すことによって、前
記凸部又は前記段部の前記コーナ一部のみをエツチング
除去する工程とを含む・数紙加工方法が得られる。
も膜厚の薄い部分か生じるように酸化膜を形成する工程
と、前記コーナ一部の前記酸化膜のみが除去されるよう
に、前記酸化膜表面全域にエツチングを施すことによっ
て、前記コーナ一部の前記酸化膜のみを開孔する工程と
、該−開孔された前記１波化膜をマスクとして前記被加
工物の前記表面にエツチング、を施すことによって、前
記凸部又は前記段部の前記コーナ一部のみをエツチング
除去する工程とを含む・数紙加工方法が得られる。
以下１本発明の実施例について図面を参照して説明する
。
。
本発明では、第１に、第１図に示される如き表（２）に
角形状の凹凸を有する半導体基板１を０２ガス雰囲気中
又は水蒸気を含む０２ガス雰囲気中で加熱酸化し、第２
図のように、全面に酸化膜２を形成する。その際、酸化
膜２の厚みは１０００オンダストローム以下１００オン
グストローム以上であることが望ましい。この酸化工程
により凸部のコーナ一部Ａの部分の酸化膜は他の平面領
域すなわち凸部の頂面及び側面、更に凹部の底面の厚み
に比べ。
角形状の凹凸を有する半導体基板１を０２ガス雰囲気中
又は水蒸気を含む０２ガス雰囲気中で加熱酸化し、第２
図のように、全面に酸化膜２を形成する。その際、酸化
膜２の厚みは１０００オンダストローム以下１００オン
グストローム以上であることが望ましい。この酸化工程
により凸部のコーナ一部Ａの部分の酸化膜は他の平面領
域すなわち凸部の頂面及び側面、更に凹部の底面の厚み
に比べ。
１／２〜１／３の厚みに形成される。その理由全第３図
で説明する。
で説明する。
第３図のように１表面に角形状の段部を有する例えばシ
リコン等の半導体基板１の該表面に熱酸化により膜厚１
０００オングストローム以下の酸化膜２を形成した場合
、基板１の頂面部と側面部の大部分の領域は膜厚ｔであ
り８段部のコーナ一部Ａの部分では膜厚がｔ／２〜ｔ
／ ３となる。というのは、シリコンの例では１段部の
頂面又は側面のうち、コーナ一部Ａから距離り以上離れ
た領域に於ては、酸化膜２の成長に供給される０２分子
と８１原子とが化学量論的であＱ、ｘ方向又はｙ方向の
一方向だけの１原子のやりとり；Ｃ３ｌｏ２膜厚が決苔
る。
リコン等の半導体基板１の該表面に熱酸化により膜厚１
０００オングストローム以下の酸化膜２を形成した場合
、基板１の頂面部と側面部の大部分の領域は膜厚ｔであ
り８段部のコーナ一部Ａの部分では膜厚がｔ／２〜ｔ
／ ３となる。というのは、シリコンの例では１段部の
頂面又は側面のうち、コーナ一部Ａから距離り以上離れ
た領域に於ては、酸化膜２の成長に供給される０２分子
と８１原子とが化学量論的であＱ、ｘ方向又はｙ方向の
一方向だけの１原子のやりとり；Ｃ３ｌｏ２膜厚が決苔
る。
ハ
これに対し、コーナ一部だの領域に於ては、０２分子の
量は充分であるが、 Ｓｉ原子はＸ ＋ ｙの二方向へ
移動し反応して８１．０２膜を形成しなければならず。
量は充分であるが、 Ｓｉ原子はＸ ＋ ｙの二方向へ
移動し反応して８１．０２膜を形成しなければならず。
コーナ一部ＡはＳ１不足の領域と々っている。従って、
コーナ一部Ａに形成される５１０２膜２の厚みも当然薄
くなるのである。
コーナ一部Ａに形成される５１０２膜２の厚みも当然薄
くなるのである。
以上の様にして段部あるいは凸部のコーナーＡに、他の
部分よりも薄い酸化膜２か形成された半導体基板」を、
酸化膜専用工、チャント（すなわちぽ化膜がＳ ＩＯ２
の場合−はフッ化アンモニウム系エッチャント）に浸漬
すると、第４図に見られる様にコーナ一部Ａのみの酸化
膜（Ｓ＋０２膜）２が除去開孔され１版化膜２に開孔部
Ｂが形成されるのである。
部分よりも薄い酸化膜２か形成された半導体基板」を、
酸化膜専用工、チャント（すなわちぽ化膜がＳ ＩＯ２
の場合−はフッ化アンモニウム系エッチャント）に浸漬
すると、第４図に見られる様にコーナ一部Ａのみの酸化
膜（Ｓ＋０２膜）２が除去開孔され１版化膜２に開孔部
Ｂが形成されるのである。
もちろん、エツチング時間（は、平坦部のＳ １０２膜
２の膜厚ｔ（第３図）が完全除去される時間の１／２〜
１／３の時間ということになる。
２の膜厚ｔ（第３図）が完全除去される時間の１／２〜
１／３の時間ということになる。
次に、半導体基板１の専用エッチャント（例えは半導体
基板］かシリコンの場合には、弗酸、硝酸系のエッチャ
ント）中で、半導体基板１を浸漬攪拌することにより、
第５図のＣに示される様に。
基板］かシリコンの場合には、弗酸、硝酸系のエッチャ
ント）中で、半導体基板１を浸漬攪拌することにより、
第５図のＣに示される様に。
段部又は凸部のコーナ一部のみを簡単にエツチング除去
できるのである。
できるのである。
本発明の応用としては１例えば２切込み構造を有する。
静電誘導型トランゾスタやその他のトラン２スタの電極
分離等に利用出来るし、又、単一段部（第１図の状態）
を微細な多段（第５図の状態）に加工することに第１用
できる。また１本発明は、被加工物が半導体材料の場合
のみならず、被加工物が、０２ガス雰囲気あるいは０２
ガスと水蒸気との混合ガス背囲気中で加熱して酸化膜を
形成可能な材料（例えば、金属）であれば、適用可能で
あることは言うまでもない。
分離等に利用出来るし、又、単一段部（第１図の状態）
を微細な多段（第５図の状態）に加工することに第１用
できる。また１本発明は、被加工物が半導体材料の場合
のみならず、被加工物が、０２ガス雰囲気あるいは０２
ガスと水蒸気との混合ガス背囲気中で加熱して酸化膜を
形成可能な材料（例えば、金属）であれば、適用可能で
あることは言うまでもない。
以上説明したように２本発明に（ハ２表面に凹凸や段部
を有する被加工物に対し、該凸部や段部のコーナ一部の
みを選択的に除去することを、極めて容易かつ安価に達
成することができるという効果かある。
を有する被加工物に対し、該凸部や段部のコーナ一部の
みを選択的に除去することを、極めて容易かつ安価に達
成することができるという効果かある。
第１図〜第５図は本発明の微細加工方法を説明するため
の図で、第１図は凹凸を表面に持った半導体基板の断面
図、第２図は半導体基板ｌに全面熱酸化により酸化膜を
形成した状態の断面図、第３図は第２図の凸部のコーナ
一部Ａ及びその近傍の拡大図、第４図はコーナ一部Ａを
選択的に窓開けした様子を示す断面図、第５図はコーナ
一部の酸化膜窓から選択的に半導体基板のｈ−ナ一部Ａ
のみをエツチング除去した様子を示す断面図である。 １ ・半導体基板（例えばＳｉ）、２ 酸化膜（例え
ばＳｉＯ） 、 Ａ ・コ−す一部分、Ｂ コ−す一
開孔部、Ｃ・エツチングされた部分。 第１図
の図で、第１図は凹凸を表面に持った半導体基板の断面
図、第２図は半導体基板ｌに全面熱酸化により酸化膜を
形成した状態の断面図、第３図は第２図の凸部のコーナ
一部Ａ及びその近傍の拡大図、第４図はコーナ一部Ａを
選択的に窓開けした様子を示す断面図、第５図はコーナ
一部の酸化膜窓から選択的に半導体基板のｈ−ナ一部Ａ
のみをエツチング除去した様子を示す断面図である。 １ ・半導体基板（例えばＳｉ）、２ 酸化膜（例え
ばＳｉＯ） 、 Ａ ・コ−す一部分、Ｂ コ−す一
開孔部、Ｃ・エツチングされた部分。 第１図
Claims (1)
- 【特許請求の範囲】 ■、 表面に凹凸又は段部を有する被加工物の該表面に
、０２ガス雰囲気又は０２ガスと水蒸気との混合ガス雰
囲気中での加熱処理により、前記凸部又は前記段部のコ
ーナ一部のみに他の部分よりも膜厚の薄い部分か生じる
ように酸化膜を形成する工程と、前記コーナ一部の前記
酸化膜のみが除去されるように、前記酸化膜表面全域に
工、チングを施すことによって、前記コーナ一部の前記
酸化膜のみを開孔する工程と、該開孔された前記酸化＋
＋＝をマスクとして前記被加工物の前記表面に工、チン
グを施すことに」：って、前記凸部又は前記段部の前記
コーナ一部のみを工、チング除去する工程とを含む微細
加工方法。 以下余日
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57230364A JPS59123234A (ja) | 1982-12-28 | 1982-12-28 | 微細加工方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57230364A JPS59123234A (ja) | 1982-12-28 | 1982-12-28 | 微細加工方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59123234A true JPS59123234A (ja) | 1984-07-17 |
| JPH0479130B2 JPH0479130B2 (ja) | 1992-12-15 |
Family
ID=16906696
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57230364A Granted JPS59123234A (ja) | 1982-12-28 | 1982-12-28 | 微細加工方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59123234A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6154028A (ja) * | 1984-08-24 | 1986-03-18 | Waseda Daigaku | 磁気記録媒体およびその製造方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS52131471A (en) * | 1976-04-28 | 1977-11-04 | Hitachi Ltd | Surface treatment of substrate |
| JPS5483771A (en) * | 1977-12-16 | 1979-07-04 | Nec Corp | Manufacture of semiconductor device |
| JPS5759331A (en) * | 1980-09-26 | 1982-04-09 | Fujitsu Ltd | Manufacture of semiconductor device |
-
1982
- 1982-12-28 JP JP57230364A patent/JPS59123234A/ja active Granted
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS52131471A (en) * | 1976-04-28 | 1977-11-04 | Hitachi Ltd | Surface treatment of substrate |
| JPS5483771A (en) * | 1977-12-16 | 1979-07-04 | Nec Corp | Manufacture of semiconductor device |
| JPS5759331A (en) * | 1980-09-26 | 1982-04-09 | Fujitsu Ltd | Manufacture of semiconductor device |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6154028A (ja) * | 1984-08-24 | 1986-03-18 | Waseda Daigaku | 磁気記録媒体およびその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0479130B2 (ja) | 1992-12-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6376330A (ja) | 半導体装置の製造方法 | |
| WO1985002819A1 (en) | Process for dislocation-free slot isolations in device fabrication | |
| JPS59123234A (ja) | 微細加工方法 | |
| JPH0466345B2 (ja) | ||
| JPS6351641A (ja) | 単結晶または多結晶Ｓｉ膜の微細パタ−ン形成方法 | |
| JP2902513B2 (ja) | レジストパターン形成方法 | |
| JPS5897848A (ja) | 表面平滑化方法 | |
| JPH118222A (ja) | シリコン基板の加工方法 | |
| JPS6474727A (en) | Dry etching method | |
| JP3478739B2 (ja) | イオンビーム加工方法およびそれによる被加工物 | |
| JPH01110727A (ja) | 半導体装置の製造方法 | |
| JP2558128B2 (ja) | 金属配線の形成方法 | |
| JPS61128524A (ja) | 微細パタ−ン形成方法 | |
| NL8800903A (nl) | Werkwijze voor het vervaardigen van een halfgeleiderinrichting met een siliciumsubstraat met geheel of gedeeltelijk verzonken veldoxide-gebieden. | |
| JPS6118134A (ja) | エツチング加工方法 | |
| JPS60110124A (ja) | 微細パタ−ン加工方法 | |
| JPS63149603A (ja) | 回折格子の形成方法 | |
| JPS58188138A (ja) | 半導体装置の製造方法 | |
| JPH01243426A (ja) | レジスト膜のエツチング方法 | |
| JPS6129139B2 (ja) | ||
| JPH04280427A (ja) | シリコン基板の加工方法 | |
| JPH0279428A (ja) | ドライエッチング方法 | |
| JPS6055628A (ja) | パタ−ン形成法 | |
| JPS58123732A (ja) | 薄膜形成方法 | |
| JPS6181628A (ja) | ドライエツチング方法 |