JPS5897848A - 表面平滑化方法 - Google Patents
表面平滑化方法Info
- Publication number
- JPS5897848A JPS5897848A JP56197423A JP19742381A JPS5897848A JP S5897848 A JPS5897848 A JP S5897848A JP 56197423 A JP56197423 A JP 56197423A JP 19742381 A JP19742381 A JP 19742381A JP S5897848 A JPS5897848 A JP S5897848A
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- coating
- film
- dry etching
- smoothing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P50/00—Etching of wafers, substrates or parts of devices
- H10P50/20—Dry etching; Plasma etching; Reactive-ion etching
- H10P50/28—Dry etching; Plasma etching; Reactive-ion etching of insulating materials
- H10P50/282—Dry etching; Plasma etching; Reactive-ion etching of insulating materials of inorganic materials
- H10P50/283—Dry etching; Plasma etching; Reactive-ion etching of insulating materials of inorganic materials by chemical means
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本！１Ｉｊｉ社、多層配線の一部に多結晶層を用いたり
、半導体結晶に凹部を設けたことによる半導体装置表面
の凹凸を平滑化する方法に関するものである。
、半導体結晶に凹部を設けたことによる半導体装置表面
の凹凸を平滑化する方法に関するものである。
多結晶層を用いた従来の多層配線について示せば、第１
図ＣＧ）に示す様に、半導体結晶１０上の酸化Ｊ［１１
の上に多結晶層１２ｔ、さらにその上に層間絶縁膜１３
ｔ−形成すると、多結晶層１２の側面は急使になり（微
細加工上急使にならざるｔ得ない］、かつＯｖＤ法等に
よる層間絶縁膜もステップカバーが充分でないので、こ
３６の上ＫＡｔ等金属膜１４を堆積し選択エッチすると
、側面がうすくなったシ、図中矢印で示す如（段切れを
生じてしまう。
図ＣＧ）に示す様に、半導体結晶１０上の酸化Ｊ［１１
の上に多結晶層１２ｔ、さらにその上に層間絶縁膜１３
ｔ−形成すると、多結晶層１２の側面は急使になり（微
細加工上急使にならざるｔ得ない］、かつＯｖＤ法等に
よる層間絶縁膜もステップカバーが充分でないので、こ
３６の上ＫＡｔ等金属膜１４を堆積し選択エッチすると
、側面がうすくなったシ、図中矢印で示す如（段切れを
生じてしまう。
従来、こｒＬｔ改善するため、酸化Ｍｌｌや層間絶縁１
［１３上に塗布隊化膜１５ｔ−スピン＝−トして表面を
平滑化していた。塗布酸化膜ＩＳは、ｏｃｎや丁キエス
ピン、スピン、ライト等の商品名ｔもり塗布剤で、２０
Ｇ−１０００′ｃ程度の熱処理で酸化膜となる。この中
には、不純物を含まな−もの中、リン等の不純物を含む
ものがＴｏ９、目的により使いわけらｎている。冨１５
１ＩＣ＆）に示テ如（、塗布酸化Ｑ １５ Ｋより表面
は平滑化さｎ１金属膜１４の段切扛も改善さｎる。しか
しながら、一般に塗布酸化膜１５ｒｊ熱酸化嘆やＯＶＤ
酸化膜に比しエッチ速度えば、多結晶層１２上の層間絶
縁膜１３や塗布酸化膜１５に開孔を設け、金属Ｊ［１４
と多結晶層１２ｔ−ｊｉｉ！！続する場酋、通常のフォ
トプロセスでレジスト上マスタに多結晶層【２上に開孔
を設は様とすると塗布酸く、多結晶層１２の側面もエッ
チさｎてしまい結果的に表面平滑化の効果なくなってし
まうこ、とがしばしばある。
［１３上に塗布隊化膜１５ｔ−スピン＝−トして表面を
平滑化していた。塗布酸化膜ＩＳは、ｏｃｎや丁キエス
ピン、スピン、ライト等の商品名ｔもり塗布剤で、２０
Ｇ−１０００′ｃ程度の熱処理で酸化膜となる。この中
には、不純物を含まな−もの中、リン等の不純物を含む
ものがＴｏ９、目的により使いわけらｎている。冨１５
１ＩＣ＆）に示テ如（、塗布酸化Ｑ １５ Ｋより表面
は平滑化さｎ１金属膜１４の段切扛も改善さｎる。しか
しながら、一般に塗布酸化膜１５ｒｊ熱酸化嘆やＯＶＤ
酸化膜に比しエッチ速度えば、多結晶層１２上の層間絶
縁膜１３や塗布酸化膜１５に開孔を設け、金属Ｊ［１４
と多結晶層１２ｔ−ｊｉｉ！！続する場酋、通常のフォ
トプロセスでレジスト上マスタに多結晶層【２上に開孔
を設は様とすると塗布酸く、多結晶層１２の側面もエッ
チさｎてしまい結果的に表面平滑化の効果なくなってし
まうこ、とがしばしばある。
本実開拡上述の問題を改善するためになさｎたもので塗
布酸化膜形成後少なく加工の必要な部分の塗布酸化膜を
除去して、下地の加工しやすい酸化膜中層間絶縁膜を露
出すると共に、平滑化に効果ある段差底部や側面の塗布
酸化膜を残すものである。塗布酸化膜の除去は、Ｈ？等
のウエットエツナによっても可能であるがエッチ速度が
著しく高いので制御が困ｍなため、プラズマエッチ、反
応性イオンエッチ、イオンエッチ等のドライエッチで行
なうことが望ましい。以下に図面を用いて本実明管詳述
する。１１２図に）には、半導体結晶１０上のａ＋ｔＩ
ｇｘｔ上に多結晶層１２、層間絶縁ｆｉ１３’ｉ形成し
た後、塗布酸化ＷＸ１５を堆積した断面を示す。
布酸化膜形成後少なく加工の必要な部分の塗布酸化膜を
除去して、下地の加工しやすい酸化膜中層間絶縁膜を露
出すると共に、平滑化に効果ある段差底部や側面の塗布
酸化膜を残すものである。塗布酸化膜の除去は、Ｈ？等
のウエットエツナによっても可能であるがエッチ速度が
著しく高いので制御が困ｍなため、プラズマエッチ、反
応性イオンエッチ、イオンエッチ等のドライエッチで行
なうことが望ましい。以下に図面を用いて本実明管詳述
する。１１２図に）には、半導体結晶１０上のａ＋ｔＩ
ｇｘｔ上に多結晶層１２、層間絶縁ｆｉ１３’ｉ形成し
た後、塗布酸化ＷＸ１５を堆積した断面を示す。
その後、第２図（６）に示す様に全面をドライエッチ雰
囲気でエッチして塗布酸化膜１５のうすい部分ｔ、除去
し、かつ平滑効果のある部分を残し、加工の必要な層間
絶縁膜１３もしくは酸化１［１１・を露出する、ドライ
エッチは、例見ば０１番と０−の混曾ガス（０，２０〜
８０％）で行なうと、塗布酸化膜と熱酸化層のエッチ速
度比は約４＝１以上にとｎｌま九〇ＶＤ酸化膜に対して
は約３：１以上にとれるので、この全面エッチの際層間
絶嶽ｇＸ１３や酸化膜１５の除去のさｎ方は少ない、こ
の後＠２図（ｅ）の如く多結晶層１２上の開孔や、必要
に応じ酸化ｊｌ［１１の加工は、塗布酸化膜がないため
非常に行ないやすくな）、第１図（６）の様な問題はな
くなった。
囲気でエッチして塗布酸化膜１５のうすい部分ｔ、除去
し、かつ平滑効果のある部分を残し、加工の必要な層間
絶縁膜１３もしくは酸化１［１１・を露出する、ドライ
エッチは、例見ば０１番と０−の混曾ガス（０，２０〜
８０％）で行なうと、塗布酸化膜と熱酸化層のエッチ速
度比は約４＝１以上にとｎｌま九〇ＶＤ酸化膜に対して
は約３：１以上にとれるので、この全面エッチの際層間
絶嶽ｇＸ１３や酸化膜１５の除去のさｎ方は少ない、こ
の後＠２図（ｅ）の如く多結晶層１２上の開孔や、必要
に応じ酸化ｊｌ［１１の加工は、塗布酸化膜がないため
非常に行ないやすくな）、第１図（６）の様な問題はな
くなった。
他の本発明例について述べる。塗布酸化膜とｒＢＧ（リ
ンを数ｔｓ〜１０５Ｇ程度含む酸化膜）のエッチ速度比
は約２＝１以下になるので、層間絶縁膜１３や酸化ｇＸ
１１の少なく共表面部ＱＦ８Ｇで形成した後、塗布酸化
Ｍｌ［］５ｔ−堆積し全面ドライエッチを行なえば、第
３図の如くほぼ塗布酸化膜１５０表面形状のｔま７８Ｇ
が露出さｎるので、表面平滑化効果はほとんど失わｎな
い利点がある。
ンを数ｔｓ〜１０５Ｇ程度含む酸化膜）のエッチ速度比
は約２＝１以下になるので、層間絶縁膜１３や酸化ｇＸ
１１の少なく共表面部ＱＦ８Ｇで形成した後、塗布酸化
Ｍｌ［］５ｔ−堆積し全面ドライエッチを行なえば、第
３図の如くほぼ塗布酸化膜１５０表面形状のｔま７８Ｇ
が露出さｎるので、表面平滑化効果はほとんど失わｎな
い利点がある。
第３図の例は、１’８Ｇに限らず塗布酸化膜の成分や熱
処理条件、層間絶縁膜や酸化膜の形成条件、ドライエッ
チ条件によってもエッチ選択比を適宜制御できるので、
他の材料への応用も可能である。
処理条件、層間絶縁膜や酸化膜の形成条件、ドライエッ
チ条件によってもエッチ選択比を適宜制御できるので、
他の材料への応用も可能である。
ｔた、多層配線のときの平滑化の例を主に述べてきたが
、凹部分離等結晶内に凹Ｗ（もしくは凸部〕のある場酋
、酸化膜等による段差のある場合にも同様ＫＶ効である
。パ
、凹部分離等結晶内に凹Ｗ（もしくは凸部〕のある場酋
、酸化膜等による段差のある場合にも同様ＫＶ効である
。パ
第１図に）〜（Ｃ） ｔ；ｊ：多結晶を用いた多層配線
の従来の方法を示した断面図、第２図（Ｇ）〜（６）は
本発明による平滑方法を多層配９線に適用したときの断
面図、ｔＩＸ３図は本発明の他の実施例を説゛明するた
め断面図である。 １０゜。半導体結晶、１１ 、 、酸化、嘆、１２．、
多結晶層、１３００層間絶縁膜、１４０．金属層、１５
．。 塗布酸化膜 以上 出願人 株式会社第二精工金 代理人 弁理士最上 務 第１図（ａ） 第１図（ｂ） 第１図（Ｃ） 第２図（α） ／−〜ＩＯ 第２図（１７） 第２図（Ｃ） 第３図
の従来の方法を示した断面図、第２図（Ｇ）〜（６）は
本発明による平滑方法を多層配９線に適用したときの断
面図、ｔＩＸ３図は本発明の他の実施例を説゛明するた
め断面図である。 １０゜。半導体結晶、１１ 、 、酸化、嘆、１２．、
多結晶層、１３００層間絶縁膜、１４０．金属層、１５
．。 塗布酸化膜 以上 出願人 株式会社第二精工金 代理人 弁理士最上 務 第１図（ａ） 第１図（ｂ） 第１図（Ｃ） 第２図（α） ／−〜ＩＯ 第２図（１７） 第２図（Ｃ） 第３図
Claims (1)
- （１）多結晶層を用いた多層配線もしく紘半導体結晶に
凹’ｇｔ−設けたことによる半導体装置表面の凹凸を塗
布Ｗ１１と硅素屓を塗布して平滑化する方法において、
前記凹凸の表面を酸化膜で被覆した後、前記塗布ａｔ−
塗布、熱処理後、全表面をドライエッチ雰囲気にさらす
ととＫよ）少なく共前記塗布嘆の不要部上前記酸化膜が
露出するまで除去すること１％黴とする表面平滑化方法
。 （乃 少な（共前記酸化膜の表面Ｋｔｌ！ＩＪンを含む
肩が形成されて＊ Ｄ 、前記ドライエッチによって前
記塗布膜と共Ｋ１１ｌ記リンを含む腹の一部も除去さｎ
ることｔＷ徴とする特許請求の範囲第１頂上戦の表面平
滑化方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56197423A JPS5897848A (ja) | 1981-12-08 | 1981-12-08 | 表面平滑化方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56197423A JPS5897848A (ja) | 1981-12-08 | 1981-12-08 | 表面平滑化方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5897848A true JPS5897848A (ja) | 1983-06-10 |
Family
ID=16374268
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56197423A Pending JPS5897848A (ja) | 1981-12-08 | 1981-12-08 | 表面平滑化方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5897848A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60231340A (ja) * | 1984-04-27 | 1985-11-16 | Sony Corp | 半導体装置の製法 |
| JPS61196555A (ja) * | 1985-02-26 | 1986-08-30 | Nec Corp | 多層配線の形成方法 |
| JPS61272951A (ja) * | 1985-05-28 | 1986-12-03 | Nippon Gakki Seizo Kk | 多層配線形成法 |
| JPS62295437A (ja) * | 1986-06-14 | 1987-12-22 | Yamaha Corp | 多層配線形成法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5214366A (en) * | 1975-07-25 | 1977-02-03 | Hitachi Ltd | Process for production of semiconductor device |
| JPS53104186A (en) * | 1977-02-23 | 1978-09-11 | Hitachi Ltd | Multilayer wiring body |
-
1981
- 1981-12-08 JP JP56197423A patent/JPS5897848A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5214366A (en) * | 1975-07-25 | 1977-02-03 | Hitachi Ltd | Process for production of semiconductor device |
| JPS53104186A (en) * | 1977-02-23 | 1978-09-11 | Hitachi Ltd | Multilayer wiring body |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60231340A (ja) * | 1984-04-27 | 1985-11-16 | Sony Corp | 半導体装置の製法 |
| JPS61196555A (ja) * | 1985-02-26 | 1986-08-30 | Nec Corp | 多層配線の形成方法 |
| JPS61272951A (ja) * | 1985-05-28 | 1986-12-03 | Nippon Gakki Seizo Kk | 多層配線形成法 |
| JPS62295437A (ja) * | 1986-06-14 | 1987-12-22 | Yamaha Corp | 多層配線形成法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH029122A (ja) | ポリシリコンを含む層状体のエッチング方法 | |
| JPS5897848A (ja) | 表面平滑化方法 | |
| JPH02266517A (ja) | 半導体装置の製造方法 | |
| JPH0239435A (ja) | 半導体装置の製造方法 | |
| JPS57204148A (en) | Manufacture of semiconductor device | |
| JPS5444474A (en) | Contact forming method of semiconductor device | |
| JPS5850754A (ja) | 選択酸化膜の形成法 | |
| JP2975496B2 (ja) | 素子分離構造の形成方法 | |
| JPS59161834A (ja) | 半導体装置の製造方法 | |
| JPS5823480A (ja) | シリコンゲ−トの形成方法 | |
| JPS60128635A (ja) | 素子分離領域の形成方法 | |
| JPH01244636A (ja) | 半導体装置の製造方法 | |
| JPS6193629A (ja) | 半導体装置の製造方法 | |
| JPS59167032A (ja) | 半導体装置の製造方法 | |
| JPH038338A (ja) | 多層配線構造の製造方法 | |
| JPS6149437A (ja) | 半導体装置 | |
| JPS54126485A (en) | Forming method of insulating film for multilayer wiring | |
| JPS5857737A (ja) | 半導体装置の製造方法 | |
| JPS6028237A (ja) | 半導体装置の製造方法 | |
| JPS6130045A (ja) | 半導体装置の製造方法 | |
| JPS61248437A (ja) | 半導体装置の製造方法 | |
| JPH03274730A (ja) | 半導体装置の製造方法 | |
| JPS59189646A (ja) | 半導体装置の製造方法 | |
| JPS5821843A (ja) | 半導体装置の製造方法 | |
| JPS641254A (en) | Method of flattening groove for insulating substrate |