JPS59124100A - アクセスタイム測定装置 - Google Patents
アクセスタイム測定装置Info
- Publication number
- JPS59124100A JPS59124100A JP57233786A JP23378682A JPS59124100A JP S59124100 A JPS59124100 A JP S59124100A JP 57233786 A JP57233786 A JP 57233786A JP 23378682 A JP23378682 A JP 23378682A JP S59124100 A JPS59124100 A JP S59124100A
- Authority
- JP
- Japan
- Prior art keywords
- data
- access time
- comparator
- generator
- expected value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/30—Monitoring
- G06F11/34—Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（１） 発明の技術分野
本発明はアクセスタイム測定装置に係り、特にマキシマ
ムアクセスタイムとミニマムアクセスタイムを同時に測
定できるようにしたアクセスタイム測定装置に関する。
ムアクセスタイムとミニマムアクセスタイムを同時に測
定できるようにしたアクセスタイム測定装置に関する。
（２） 技術の背景
近時、半導体プロセスでの各種チェックやデバイス検査
に関しては様々な測定装置、試験装置が実用化され、こ
れらの測定においては取り扱うデータ量が多く、短時間
に試験結果の出る測定装置が要望されている。
に関しては様々な測定装置、試験装置が実用化され、こ
れらの測定においては取り扱うデータ量が多く、短時間
に試験結果の出る測定装置が要望されている。
特にメモリ等の半導体装置においては大容量化が進み、
これらメモリのアクセスタイム測定に於いてはマキシマ
ムアクセスタイム並びにミニマムアクセスタイムの計測
を行うためにより多くの時間を必要とし、これら測定時
間の短縮が強く要望されていた。
これらメモリのアクセスタイム測定に於いてはマキシマ
ムアクセスタイム並びにミニマムアクセスタイムの計測
を行うためにより多くの時間を必要とし、これら測定時
間の短縮が強く要望されていた。
（３） 従来技術の問題点
第１図は従来のアクセスタイム測定装置の系統図、第２
図は喝−１図の波形説明図である。
図は喝−１図の波形説明図である。
第１図において、１はパターン発生器であり、該パター
ン発生器１はアドレスパターン発生器１ａとデータ発生
器１ｂ並びにストローブタイミング発生器ＩＣよりな、
す、該アドレスパターン発生器１ａで発生したアｒレス
パターンはデータ発生Ｂ１ｂ、ストローブタイミング発
生器ＩＣ並びにドライバー回路２に加えられる。
ン発生器１はアドレスパターン発生器１ａとデータ発生
器１ｂ並びにストローブタイミング発生器ＩＣよりな、
す、該アドレスパターン発生器１ａで発生したアｒレス
パターンはデータ発生Ｂ１ｂ、ストローブタイミング発
生器ＩＣ並びにドライバー回路２に加えられる。
該データ発生器１ｂではアドレスパターン発生器１ａに
基づいて比較データ（期待値）を発生する。該データ発
生器１ｂよりの比較データはコンパレータ３例えばエク
スクル−シブオアゲート回路の一方の入力端子に加えら
れ、該ドライバー回路２から測定サンプル４のメモリ等
に加えたアドレスパターンに基づいて測定サンプル４の
出力端に得られた出力をコンパレータ３の他の入力端子
に加える。
基づいて比較データ（期待値）を発生する。該データ発
生器１ｂよりの比較データはコンパレータ３例えばエク
スクル−シブオアゲート回路の一方の入力端子に加えら
れ、該ドライバー回路２から測定サンプル４のメモリ等
に加えたアドレスパターンに基づいて測定サンプル４の
出力端に得られた出力をコンパレータ３の他の入力端子
に加える。
ストローブタイミング発生器１ｃよりのタイミングパル
スはコンパレータ３に与えられて測定サンプル４の出力
データとデータ発生器１ｂより発生した期待値との比較
をストローブタイミング発生器１ｃのタイミングによっ
て行う。
スはコンパレータ３に与えられて測定サンプル４の出力
データとデータ発生器１ｂより発生した期待値との比較
をストローブタイミング発生器１ｃのタイミングによっ
て行う。
上記構成の動作波形を第２図（ａ）〜ｆｄｌによって説
明する。アドレスパターン発生器１ａの出方波形は第２
図＋ａ＋のように実線及び破線で示す■１Ｈ１ＶＩＬの
ように変化し、データ発生器１ｂの出力はアドレス波形
反転時に第２図Ｆｄｌに示すようにローレベルＬからハ
イレベルＨに反転する。
明する。アドレスパターン発生器１ａの出方波形は第２
図＋ａ＋のように実線及び破線で示す■１Ｈ１ＶＩＬの
ように変化し、データ発生器１ｂの出力はアドレス波形
反転時に第２図Ｆｄｌに示すようにローレベルＬからハ
イレベルＨに反転する。
測定サンプル４よりの出力は第３図（ｄｌの実線並びに
破線で示すように測定サンプル４のメモリゲート数に応
じて５ａ、５ｂ、５ｃ、５ｄのように立ち上りまたは立
ち下る。
破線で示すように測定サンプル４のメモリゲート数に応
じて５ａ、５ｂ、５ｃ、５ｄのように立ち上りまたは立
ち下る。
さらにストローブタイミング発生器１ｃよりのタイミン
グパルスを第２図（Ｃ１に示すように破線位置から実線
位置に示すように６ａ、６ｂ、６ｃと移動させたときの
コンパレーク３の比較出力は下記の如くなる。
グパルスを第２図（Ｃ１に示すように破線位置から実線
位置に示すように６ａ、６ｂ、６ｃと移動させたときの
コンパレーク３の比較出力は下記の如くなる。
すなわち期待値が“Ｈ”で測定サンプル出力が“Ｈ″の
ときコンパレータ３の出力は“Ｌ”でパスの判定を行な
いマキシマムアクセスタイム７（第２図（ｂｌ参照）の
測定が行なわれる。このようにマキシマムアクセスタイ
ムは全アドレスパターンに対し全てパスするストローブ
のタイミングを探せばよい。また、ミニマムアクセスタ
イム８ （第３図（ｂｌ参照）はアドレス入力してから
出力が全く応答しないアクセスであるから期待値はｌサ
イクル遅れた前のアドレスの期待値が必要となる外はマ
キシマムアドレスタイムの測定方法と同じである。従来
のアクセスタイム測定装置は上述のように測定サンプル
の１出力に対し、１個のコンパレータ３しがなく、デー
タ発生器よりの期待値も現在周期と前周期のどちらかし
か発生出来ないためマキシマムアドレスタイムとミニマ
ムアクセスタイムを２回に分けて測定しなければならず
大容量化した６４にビットメモリ等では４０〜５Ｑｓｅ
ｃの時間を要する欠点があった。
ときコンパレータ３の出力は“Ｌ”でパスの判定を行な
いマキシマムアクセスタイム７（第２図（ｂｌ参照）の
測定が行なわれる。このようにマキシマムアクセスタイ
ムは全アドレスパターンに対し全てパスするストローブ
のタイミングを探せばよい。また、ミニマムアクセスタ
イム８ （第３図（ｂｌ参照）はアドレス入力してから
出力が全く応答しないアクセスであるから期待値はｌサ
イクル遅れた前のアドレスの期待値が必要となる外はマ
キシマムアドレスタイムの測定方法と同じである。従来
のアクセスタイム測定装置は上述のように測定サンプル
の１出力に対し、１個のコンパレータ３しがなく、デー
タ発生器よりの期待値も現在周期と前周期のどちらかし
か発生出来ないためマキシマムアドレスタイムとミニマ
ムアクセスタイムを２回に分けて測定しなければならず
大容量化した６４にビットメモリ等では４０〜５Ｑｓｅ
ｃの時間を要する欠点があった。
（４） 発明の目的
本発明は上記従来の欠点に鑑み、マキシマムアクセスタ
イムとミニマムアクセスタイムを同時に測定して測定時
間を短縮し得るアクセスタイム測定装置を提供すること
を目的とするものである。
イムとミニマムアクセスタイムを同時に測定して測定時
間を短縮し得るアクセスタイム測定装置を提供すること
を目的とするものである。
（５） 発明の構成
そしてこの目的は本発明によればパターンデータ発生手
段から導出される期待値と、該パターン発生手段から導
出されたアトレスデータによって駆動される測定サンプ
ルの出力データを比較する第１の比較手段と、上記期待
値データを遅延手段を通して導出した遅延出力と上記測
定サンプル出力データを比較する第２の比較手段とによ
りマキシマムアクセスタイム並びにミニマムアクセスタ
イムを同時に測定してなることを特徴とするアクセスタ
イム測定装置を提供することによって達成される。
段から導出される期待値と、該パターン発生手段から導
出されたアトレスデータによって駆動される測定サンプ
ルの出力データを比較する第１の比較手段と、上記期待
値データを遅延手段を通して導出した遅延出力と上記測
定サンプル出力データを比較する第２の比較手段とによ
りマキシマムアクセスタイム並びにミニマムアクセスタ
イムを同時に測定してなることを特徴とするアクセスタ
イム測定装置を提供することによって達成される。
（６）発明の実施例
以下、本発明の一実施例を第３図について詳記する。
第３図は本発明のアドレスタイム測定装置の系統図であ
り、第１図と同一部分には同一符号を付して重複説明を
省略する。データ発生器１ｂから取り出された期待値デ
ータは第１のコンパレータ３及び遅延回路９に与えられ
て遅延された出力は第２のコンパと−タ１０の一方の入
力端子に加えられる。第２のコンパレータ１０は第１の
コンパレーク３と同様にエクスクルシブオアゲート回路
で構成することが出来る。
り、第１図と同一部分には同一符号を付して重複説明を
省略する。データ発生器１ｂから取り出された期待値デ
ータは第１のコンパレータ３及び遅延回路９に与えられ
て遅延された出力は第２のコンパと−タ１０の一方の入
力端子に加えられる。第２のコンパレータ１０は第１の
コンパレーク３と同様にエクスクルシブオアゲート回路
で構成することが出来る。
上記第１及び第２のコンパレータ３．１０の他の入力端
子には測定サンプル４よりの出力が与えられ更にストロ
ーブタイミング発生器１ｃよりのタイミングパルスが上
記第１及び第２のコンパレークに与えられて上記測定サ
ンプル出力データと期待値データとの比較が第１及び第
２のコンパレータで同時に行なわれる。
子には測定サンプル４よりの出力が与えられ更にストロ
ーブタイミング発生器１ｃよりのタイミングパルスが上
記第１及び第２のコンパレークに与えられて上記測定サ
ンプル出力データと期待値データとの比較が第１及び第
２のコンパレータで同時に行なわれる。
上述の如く構成させることで遅延回路９にはデータ発生
器１ｂよりの期待値データの１サイクル前のデータが加
えられ、１サイクル分遅延して第２のコンパレータであ
るエクスクルシブオアゲート回路に与えられるために現
時点のタイミングに於いてマキシマムアクセスタイム７
とミニマムアクセスタイム８を第１及び第２のコンパレ
ータ出力０ＵＴＩ、０ＵＴ２に同時に得ることが出来る
。
器１ｂよりの期待値データの１サイクル前のデータが加
えられ、１サイクル分遅延して第２のコンパレータであ
るエクスクルシブオアゲート回路に与えられるために現
時点のタイミングに於いてマキシマムアクセスタイム７
とミニマムアクセスタイム８を第１及び第２のコンパレ
ータ出力０ＵＴＩ、０ＵＴ２に同時に得ることが出来る
。
（６） 発明の効果
以上、詳細に説明したように本発明のアクセスタイム測
定装置によればマキシマムアクセスタイム並びにミニマ
ムアクセスタイムを同時に測定することが出来るため大
容量化されたメモリ等のアクセスタイム測定時間を大巾
に短縮し得る特徴を有する。
定装置によればマキシマムアクセスタイム並びにミニマ
ムアクセスタイムを同時に測定することが出来るため大
容量化されたメモリ等のアクセスタイム測定時間を大巾
に短縮し得る特徴を有する。
第１図は従来のアクセスタイム測定装置の系統図、第２
図＋ａ）〜Ｆｄｌは第１図の波形説明図、第３図は本発
明のアクセスタイム測定装置の系統図である。 図中 １・・・パターン発生器 １ａ・・・アド
レスパターン発生器 １ｂ・・・データ発生器
ＩＣ・・・ストローブタイミング発生器 ２・・
・ドライバ回路 ３・・・第１のコンパレーク ４・・・測定サンプ
ル ９・・・遅延回路 １０・・・第２のコン
パレータ 第 １ （￥］ 第 ２ （２） １、事件の表示 昭和５７年 特許願 第２３３７８６号２、発明の名称 アクセスタイム測定装置 ３、補正をする者 事件との関係 特許出願人 住所 神奈川県用崎市中原区上小田中１０１５番地名
称 富士通株式会社 ４、代理人 郵便番号 ２１１ 住所 ゛神奈川県用崎市中原区上小田中１０１５番地昭
和５８年３月９日（発送日 昭和５８年３月２９日）６
、補正の対象 明細書の「４、図面の簡単な説明」の欄７、補正の内容 明細書第８ページ第９行目・・・［第２図（ａ）〜（ｄ
） 〆」とあるのを「第２図」と訂正する。
図＋ａ）〜Ｆｄｌは第１図の波形説明図、第３図は本発
明のアクセスタイム測定装置の系統図である。 図中 １・・・パターン発生器 １ａ・・・アド
レスパターン発生器 １ｂ・・・データ発生器
ＩＣ・・・ストローブタイミング発生器 ２・・
・ドライバ回路 ３・・・第１のコンパレーク ４・・・測定サンプ
ル ９・・・遅延回路 １０・・・第２のコン
パレータ 第 １ （￥］ 第 ２ （２） １、事件の表示 昭和５７年 特許願 第２３３７８６号２、発明の名称 アクセスタイム測定装置 ３、補正をする者 事件との関係 特許出願人 住所 神奈川県用崎市中原区上小田中１０１５番地名
称 富士通株式会社 ４、代理人 郵便番号 ２１１ 住所 ゛神奈川県用崎市中原区上小田中１０１５番地昭
和５８年３月９日（発送日 昭和５８年３月２９日）６
、補正の対象 明細書の「４、図面の簡単な説明」の欄７、補正の内容 明細書第８ページ第９行目・・・［第２図（ａ）〜（ｄ
） 〆」とあるのを「第２図」と訂正する。
Claims (1)
- パターンデータ発生手段から導出される期待値データと
、該パターン発生手段から導出されたアドレスデータに
よって駆動される測定サンプルの出力データを比較する
第１の比較手段と、上記期待値データを遅延手段を通し
て導出した遅延出力と上記測定ザンプル出力データを比
較する第２の比較手段とによりマキシマムアクセスタイ
ム並びにミニマムアクセスタイムとを同時に測定してな
ることを特徴とするアクセスタイム測定装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57233786A JPS59124100A (ja) | 1982-12-29 | 1982-12-29 | アクセスタイム測定装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57233786A JPS59124100A (ja) | 1982-12-29 | 1982-12-29 | アクセスタイム測定装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59124100A true JPS59124100A (ja) | 1984-07-18 |
| JPS6236320B2 JPS6236320B2 (ja) | 1987-08-06 |
Family
ID=16960541
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57233786A Granted JPS59124100A (ja) | 1982-12-29 | 1982-12-29 | アクセスタイム測定装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59124100A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6122500A (ja) * | 1984-07-09 | 1986-01-31 | Advantest Corp | Ｉｃ試験装置 |
-
1982
- 1982-12-29 JP JP57233786A patent/JPS59124100A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6122500A (ja) * | 1984-07-09 | 1986-01-31 | Advantest Corp | Ｉｃ試験装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6236320B2 (ja) | 1987-08-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3216449B2 (ja) | 半導体メモリの故障自己診断装置 | |
| KR870002582A (ko) | 테스트 패턴 발생회로를 갖는 반도체 기억장치 | |
| US6100739A (en) | Self-timed synchronous pulse generator with test mode | |
| JP2000090693A (ja) | メモリ試験装置 | |
| JPS6096023A (ja) | タイミング信号発生器 | |
| JP2620072B2 (ja) | 論理回路試験装置 | |
| KR100336907B1 (ko) | 메모리 시험장치 | |
| JPS6236320B2 (ja) | ||
| JPS58166275A (ja) | 集積回路装置 | |
| JPS5814989B2 (ja) | ロジック素子あるいはロジック回路の動作速度試験回路 | |
| JPS6067869A (ja) | タイミング信号発生器 | |
| JP2956912B2 (ja) | Ｉｃ試験装置 | |
| JPS5846124U (ja) | 超電導線による極低温液化ガス用液面計の測定用電流発生回路装置 | |
| KR101957412B1 (ko) | 새로운 버니어 지연선 디자인이 적용된 시간 디지털 변환기 및 보스트 회로 장치 | |
| JPH06150698A (ja) | 半導体集積回路 | |
| JPS5472924A (en) | Semiconductor memory inspection equipment | |
| JPS6398576A (ja) | 波形パタ−ン発生装置 | |
| JPH04147069A (ja) | テスト波形生成器 | |
| JPS5914784Y2 (ja) | パツケ−ジテスタ | |
| JPS625722Y2 (ja) | ||
| KR100197410B1 (ko) | 전전자 교환기의 카운터를 이용한 인식 신호 발생 회로 | |
| KR960003944Y1 (ko) | 다이내믹 램 리프레쉬 회로 | |
| JPS60168061A (ja) | 論理回路試験装置 | |
| JPS5379329A (en) | Test method of memory circuit | |
| JPS6250922A (ja) | Ｆｄｄシミユレ−タ |