JPS6236320B2 - - Google Patents

Description

【発明の詳細な説明】

(1) 発明の技術分野 本発明はアクセスタイム測定装置に係り、特に
マキシマムアクセスタイムとミニマムアクセスタ
イムを並行して測定できるようにしたアクセスタ
イム測定装置に関する。 (2) 技術の背景 近時、半導体プロセスでの各種チエツクやデバ
イス検査に関しは様々な測定装置、試験装置が実
用化され、これらの測定においては取り扱うデー
タ量が多く、短時間に試験結果の出る測定装置が
要望されている。 (3) 従来技術の問題点 メモリ等の半導体装置においてはメモリを構成
する各セルのマキシマムアクセスタイム並びにミ
ニマムアクセスタイムの計測を行い、その結果か
ら半導体装置（メモリ等）の全体のミニマムアク
セスタイム、マキシマムアクセスタイムを求めて
いる。現在メモリは大容量化が進んでいるため、
この測定には多くの時間を必要とする。 第１図は従来のアクセスタイム測定装置の系統
図、第２図は第１図の波形説明図である。 第１図において、１はパターン発生器であり、
パターン発生器１はアドレスパターン発生器１ａ
とデータ発生器１ｂ並びにストローブタイミング
発生器１ｃよりなる。アドレスパターン発生器１
ａで発生したアドレスパターンはデータ発生器１
ｂ、ストローブタイミング発生器１ｃ並びにドラ
イバー回路２に加えられる。 データ発生器１ｂはアドレスパターン発生器１
ａに基づいて比較データ（期待値）を発生する。
データ発生器１ｂよりの比較データはコンパレー
タ３例えばエクスクルーシブオアゲート回路の一
方の入力端子に加えられ、該ドライバー回路２か
ら測定サンプル４のメモリ等に加えたアドレスパ
ターンに基づいて測定サンプル４の出力端子に得
られた出力をコンパレータ３の他の入力端子に加
える。 ストローブタイミング発生器１ｃよりのタイミ
ングパルスはコンパレータ３に与えられ、測定サ
ンプル４の出力データとデータ発生器１ｂより発
生した基待値との比較をコンパレータ３はストロ
ーブタイミング発生器１ｃのタイミングによつて
行う。 上記構成の動作波形を第２図ａ〜ｄによつて説
明する。アドレスパターン発生器１ａの出力波形
は第２図ａのように例えば所定のビツトが実線Ｖ
_iHで示すように変化し、その反転によりデータ発
生器１ｂの出力は例えば第２図ｄに示すようにロ
ーレベルＬからハイレベルＨに反転する。測定サ
ンプル４よりの出力は第２図ｂの実線VOLで示
すように測定サンプル４のメモリゲート数に応じ
て５ａ，５ｂ，５ｃ，５ｄのように立ち上りまた
は立ち下る。 さらにストローブタイミング発生器１ｃよりの
タイミングパルスを第２図ｃに示すようにくりか
えし変化する前述のような信に対し、順次破線位
置から実線位置に示すように６ａ，６ｂ，６ｃと
移動させる。このときのコンパレータ３の比較出
力は次頁の如くなる。

【表】 すなわち期待値が“Ｈ”で測定サンプル出力が
“Ｈ”のときコンパレータ３の出力は“Ｌ”パス
の判定を行ないマキシマムアクセスタイム７（第
２図ｂ参照）の測定が行なわれる。このようにマ
キシマムアクセスタイムは全アドレスパターンに
対し全てパスするストローブのタイミングを探さ
ばよい。換言するならば、一順のアドレス信号の
変化に対し、（例えば８ビツトのアドレスより成
る時にはＸ▽00▽からＸ▽FF▽）ストローブパ
ルスの位置を固定してコンパレータの出力を検出
する。そして一順のアドレス信号の変化に対する
コンパレータ３における比較が終了すると次のス
トローブパルスの位置へ変化（６ａから６ｃ方向
に移動）する。一順のアドレス信号の変化に対す
るコンパレータの出力が全て一致（Ｌレベル）と
なつた時のストローブパルスの位置がマキシマム
アクセスタイムとなる。 一方、ミニマムマキシマムタイムとはアドレス
信号が変化した後も、データ端子から出力される
データが確定している時間の最小値を表わしてい
る。ミニマムアクセスタイムを測定する時には、
データ発生器１ｂから発生するデータが期待値と
反対の理論レベルになるようにする。したがつて
この時のデータはアドレスパターン発生器１ａか
ら加わるアドレスに対し１アドレス分前の期待値
と同じになる。また、マキシムマムアクセスタイ
ム測定時では順次ストローブを変化させ一順のア
ドレス信号の変化に対して全て一致した時のスト
ローブパルスの発生位置をマキシムアクセスタイ
ムとしているが、このミニマムアクセスタイムに
おいてはその逆であり、順次ストローブパルスを
変化させ、一致状態から、一順のアドレスに対し
１回でも不一致が発生した時の直前のストローブ
位置をミニマムアクセスタイムとしている。従来
のアクセスタイム測定装置は上述のように測定サ
ンプルの１出力に対し、１個のコンパレータ３し
かなく、データ発生器よりの期待値も現在周期の
ものと前周期と同じもののどちらかしか発生出来
ないためマキシマムアクセスタイムとミニマムア
クセスタイムを２回に分けて測定しなければなら
ず大容量化した64kビツトメモリ等では40〜
50secの時間を要する欠点があつた。 (4) 発生の目的 本発明は上記従来の欠点に鑑み、マキシマムア
クセスタイムとミニマムアクセスタイムを同時に
測定して測定時間を短縮し得るアクセスタイム測
定装置を堤供することを目的とするものである。 (5) 発生の構成 そしてこの目的は本発明によればパターンデー
タ発生手段から導出される期待値データと該パタ
ーン発生手段から導出されたアドレスデータによ
つて駆動される測定サンプルの出力データとを比
較しマキシマムアクセスタイムを測定する第１の
比較手段と、前記期待値データを遅延手段を通し
て導出した遅延出力と上記測定サンプル出力デー
タとを比較しミニマムアクセスタイムを測定する
第２の比較手段とより成り、前記パターンデータ
発生手段から順次導出される期待値データとアド
レスデータに対応して前記第１の比較手段と前記
第２の比較手段は測定動作することを特徴とした
アクセスタイム測定装置を堤供することによつて
達成される。 (6) 発明の実施例 以下、本発明の一実施例を第３図について詳記
する。 第３図は本発明の前記アドレスタイム測定装置
の系統図であり、第１図と同一部分には同一符号
を付して重複説明を省略する。データ発生器１ｄ
は従来回路におけるデータ発生器１ｂとほぼ同一
であるが、このデータ発生器はアドレス値に対応
した期待値データのみを発生する。そして期待値
データは第１のコンパレータ３及び遅延回路９に
与えられる。そして遅延回路９遅延された期待値
データは第２のコンパレータ１０の一方の入力端
子に加えられる。第２のコンパレータ１０は第１
のコンパレータ３と同様にエクスクルシブオアゲ
ート回路で構成することが出来る。ここで、遅延
回路９は一順のアドレス信号を発生する時の１ア
ドレス分の変化時間期待値データを遅延させ、本
来の期待値の反対の論理レベルを出力する。 上記第１及第２のコンパレータ３，１０の他の
入力端子には測定サンプル４よりの出力が与えら
れ更にストローブタイミング発生器１ｃよりのタ
イミングパルスが上記第１及び第２のコンパレー
タに与えられて上記測定サンプル出力データと期
待値データとの比較が第１及び第２のコンパレー
タ３，１０で同時に行われる。 上述の如く構成されることで遅延回路９にはデ
ータ発生器１ｂよりの期待値データの１サイクル
前のデータが加えられ、１サイクル分遅延して第
２のコンパレータであるエクスクルシブオアゲー
ト回路に与えられる。このために現時点のタイミ
ングに於いてマキシマムアクセスタイム７とミニ
マムアクセスタイム８を第１及び第２のコンパレ
ータ出力OUT1、OUT2に同時に得ることが出来
る。 (7) 発明の効果 以上、詳細に説明したように本発明のアクセス
タイム測定装置によればマキシマムアクセスタイ
ム並びにミニマムアクセスタイムを同時に測定す
ることが出来るため大容量化されたメモリ等のア
クセスタイム測定時間を大幅に短縮し得る特徴を
有する。

【図面の簡単な説明】

第１は従来のアクセスタイム測定装置の系統
図、第２図は第１図の波形説明図、第３図は本発
明のアクセスタイム測定装置の系統図である。 図中、１……パターン発生器、１ａ……アドレ
スパターン発生器、１ｄ……データ発生器、１ｃ
……ストローブタイミング発生器、２……ドライ
バー回路、３……第１のコンパレータ、４……測
定サンプル、９……遅延回路、１０……第２のコ
ンパレータ。

Claims (1)

1. 【特許請求の範囲】 １ 測定サンプルへ与えるアドレスパターンを発
   生し、且つ該測定サンプルより期待される出力で
   ある期待値データを出力するパターン発生手段
   と、 該測定サンプルの出力と該パターン発生手段か
   ら出力される期待値データとを比較する第１の比
   較手段と、 該パターン発生手段から出力される期待値デー
   タを１アドレス分の変化時間遅延させて出力する
   遅延手段と、 該測定サンプルの出力と該遅延手段の出力とを
   比較する第２の比較手段とを有し、 該第１の比較手段の比較出力よりマキシマムア
   クセスタイムの測定用データと、該第２の比較手
   段の比較出力によりミニマムアクセスタイムの測
   定用データが得られることを特徴とするアクセス
   タイム測定装置。