JPS5913061B2 - 外部記憶制御装置 - Google Patents
外部記憶制御装置Info
- Publication number
- JPS5913061B2 JPS5913061B2 JP52024456A JP2445677A JPS5913061B2 JP S5913061 B2 JPS5913061 B2 JP S5913061B2 JP 52024456 A JP52024456 A JP 52024456A JP 2445677 A JP2445677 A JP 2445677A JP S5913061 B2 JPS5913061 B2 JP S5913061B2
- Authority
- JP
- Japan
- Prior art keywords
- unit number
- external storage
- circuit
- storage device
- unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Hardware Redundancy (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Description
【発明の詳細な説明】
本発明は主記憶装置と複数台の外部記憶装置とを有する
ディジタル式電子計算機システムにおける外部記憶制御
装置の改良に関する。
ディジタル式電子計算機システムにおける外部記憶制御
装置の改良に関する。
一般にディジタル式電子計算機システムは主記憶装置と
高速度データ転送が可能な大容量記憶装置として複数台
の外部記憶装置とを有し、この外部記憶装置には上記シ
ステムを制御するプログラム（オペ１ノーテイングシス
テム以下０５と略称する）を常時格納しておき、主記憶
装置内の０５を更新する必要が生じた場合は、そのつど
上記外部記憶装置から０５をローディングすることによ
り、プログラムのイニシャライズなどを行なつている。
高速度データ転送が可能な大容量記憶装置として複数台
の外部記憶装置とを有し、この外部記憶装置には上記シ
ステムを制御するプログラム（オペ１ノーテイングシス
テム以下０５と略称する）を常時格納しておき、主記憶
装置内の０５を更新する必要が生じた場合は、そのつど
上記外部記憶装置から０５をローディングすることによ
り、プログラムのイニシャライズなどを行なつている。
更に外部記憶装置の故障に対処するために、上記外部記
憶装置を複数台準備しておき、少なくとも２台の外部記
憶装置内に同一のｏｓを格納し、１台の外部言醍装置が
故障した場合は他の外部記憶装置から０５をローディン
グできるよう構成されている。通常、外部記憶装置を制
御する外部記憶制御装置は外部記憶装置の状態を示す状
態語（ステータスワード以下ＳＷと略称する）を保持し
、中央演算処理装置はＳＷをプログラムで読出すことに
より、外部記憶装置の故障を検出できるように構成され
ているが、予めＳＷをプログラムで読出すことが不可能
な要因でＯｓのローディングの必要が生じた場合には、
中央演算処理装置は特定の外部記憶装置に対して０５の
ローディング指令を発した後は、たとえ外部記憶装置が
故障中であつても０５が格納されている他の外部記憶装
置に指令を発し直すことはできないという不具合を生じ
てしまう。
憶装置を複数台準備しておき、少なくとも２台の外部記
憶装置内に同一のｏｓを格納し、１台の外部言醍装置が
故障した場合は他の外部記憶装置から０５をローディン
グできるよう構成されている。通常、外部記憶装置を制
御する外部記憶制御装置は外部記憶装置の状態を示す状
態語（ステータスワード以下ＳＷと略称する）を保持し
、中央演算処理装置はＳＷをプログラムで読出すことに
より、外部記憶装置の故障を検出できるように構成され
ているが、予めＳＷをプログラムで読出すことが不可能
な要因でＯｓのローディングの必要が生じた場合には、
中央演算処理装置は特定の外部記憶装置に対して０５の
ローディング指令を発した後は、たとえ外部記憶装置が
故障中であつても０５が格納されている他の外部記憶装
置に指令を発し直すことはできないという不具合を生じ
てしまう。
上記の要因の例としては主記憶装置のパリティーエラー
、プログラムの渋滞警報や自動再起動などがある。本発
明はかかる事情に鑑みてなされ、上記のような不具合を
解消した外部記憶装置を提供しようとするものである。
、プログラムの渋滞警報や自動再起動などがある。本発
明はかかる事情に鑑みてなされ、上記のような不具合を
解消した外部記憶装置を提供しようとするものである。
以下図面を参照して詳細に説明する。
第１図は本発明を適用するデイジタル式電子計算機シス
テムの概略を示すプロツク図であり、第２図ぱ本発明の
一実施例を示すプロツク図である６また第３図は第２図
に示したユニツト決定回路ＦＴＨの詳細なプロツク図で
ある。第１図に｝いて１０は中央演算処理装置（以下Ｃ
ＰＵと称する）、１１は主記憶装置（以下ＭＵと称する
）、１２は外部記憶匍脚装置（以下ＢＣと称する）、１
３・・・１３は外部記憶装置（以下ＢＵと称する）であ
る。
テムの概略を示すプロツク図であり、第２図ぱ本発明の
一実施例を示すプロツク図である６また第３図は第２図
に示したユニツト決定回路ＦＴＨの詳細なプロツク図で
ある。第１図に｝いて１０は中央演算処理装置（以下Ｃ
ＰＵと称する）、１１は主記憶装置（以下ＭＵと称する
）、１２は外部記憶匍脚装置（以下ＢＣと称する）、１
３・・・１３は外部記憶装置（以下ＢＵと称する）であ
る。
ＢＣｌ２で制御されるＢＵｌ３はこの実施例では４台設
置され、それぞれ≠１−＋４に区別され、また各々はユ
ニツト番号「００２」 ， 「０１２」 ，「１０２］
，［１１２」を有している。次に、ＢＣｌ２は第２図に
示すように、ステータスワード記憶部ＳＷＭ２Ｏ、ユニ
ツト番号決定回洛ＦＴＨ２ｌ、選択回路ＡＬＴ２２、一
致回路ＭＴＨｌ２３、ＭＴＨ２２４、ユニツト番号保持
部ＵＮＴｌ２５、ＵＮＴ２２６、ＵＮＴ３２７、デコー
ダＤＣＤ２８、エンコーダＥＣＤ２９、走査回路ＳＣＮ
３Ｏ、エラー検出回路ＤＴＣ３ｌ、オアゲート０Ｒ３２
によつて構成されている。
置され、それぞれ≠１−＋４に区別され、また各々はユ
ニツト番号「００２」 ， 「０１２」 ，「１０２］
，［１１２」を有している。次に、ＢＣｌ２は第２図に
示すように、ステータスワード記憶部ＳＷＭ２Ｏ、ユニ
ツト番号決定回洛ＦＴＨ２ｌ、選択回路ＡＬＴ２２、一
致回路ＭＴＨｌ２３、ＭＴＨ２２４、ユニツト番号保持
部ＵＮＴｌ２５、ＵＮＴ２２６、ＵＮＴ３２７、デコー
ダＤＣＤ２８、エンコーダＥＣＤ２９、走査回路ＳＣＮ
３Ｏ、エラー検出回路ＤＴＣ３ｌ、オアゲート０Ｒ３２
によつて構成されている。
また、ユニツト番号決定回洛ＦＴＨ２ｌは第３図に示す
ように、ユニツト番号登録回路ＳＴＲ４Ｏ、一致回路Ｍ
ＴＨ３４ｌ、４進カウンタＣＮＴ４２、ユニツト台数登
録回路ＰＳＴ４３によつて構成されている。次に上記、
第１図乃至第３図を参照して本発明の動作を説明する。
ように、ユニツト番号登録回路ＳＴＲ４Ｏ、一致回路Ｍ
ＴＨ３４ｌ、４進カウンタＣＮＴ４２、ユニツト台数登
録回路ＰＳＴ４３によつて構成されている。次に上記、
第１図乃至第３図を参照して本発明の動作を説明する。
いま前述の０Ｓが尋１ＢＵと４Ｉ２ＢＵの同一番地（磁
気ドラム装置の場合は同一トラツク、同一セク汐となる
）にそれぞれ格納されていると仮定する。
気ドラム装置の場合は同一トラツク、同一セク汐となる
）にそれぞれ格納されていると仮定する。
更に＋１ＢＵが故障している状態でＣＰＵｌＯが＋１Ｂ
Ｕに０Ｓのローデイング指令を発したものと仮定する。
ＢＣはＣＰＵｌＯによつて予めＭＵｌｌに格納されてい
るデータ転送に必要な情報を含むコントロールワード（
以下ＣＷと略称する）を読み込み、このＣＷに含まれて
いる例えば＋１ＢＵのユニツト番号［００２」をＵＮＴ
ｌ２５に保持する。
Ｕに０Ｓのローデイング指令を発したものと仮定する。
ＢＣはＣＰＵｌＯによつて予めＭＵｌｌに格納されてい
るデータ転送に必要な情報を含むコントロールワード（
以下ＣＷと略称する）を読み込み、このＣＷに含まれて
いる例えば＋１ＢＵのユニツト番号［００２」をＵＮＴ
ｌ２５に保持する。
尋１ＢＵの故障はエラニ検出回路ＤＴＣ３ｌで検出し記
憶する。ＳＷＭ２Ｏは前述のステータスワードＳＷを記
憶する回路であり、各々意味を持つ複数のビツトから構
成され、ＣＰＵｌＯから命令で読取られ、ＣＰＵｌＯの
内部を経由してＭＵｌｌに格納される。ＳＷＭ２Ｏの中
で下位２ビツトのＵＮＴ２２６はＭＵｌｌから読取つた
ステーメスワードＳｗがどのＲＵ（＋１〜Φ４）に相当
するかを識別するためのＢＵユニツト番号を示し、上位
４ビツトのエラーステータスワードＥＳＷはデータ転送
などによる種々のエラー内容を示す。ＵＮＴｌ２５に保
持されているユニツト番号「００２」は選択回路ＡＬＴ
２２を介して一致回路ＭＴＨ，２４の一方に入力される
。またエラー検出回路ＤＴＣ３ｌに記臆されているΦ１
ＢＵの故障を示す信号はエンコーダＥＣＤ２９により信
号「００２」に変換され、一致回路ＭＴＨ２２４の他方
の入力に入力される。一致回路ＭＴＨ，２４は上記エン
コーダＥＣＤ２９からの故障ユニツト番号「００２」と
ＵＮＴｌ２５からのユニツト番号［００，」とを比較し
、その一致信号はユニツト番号決定回路ＦＴＨ２ｌに供
給する。ここで第３図によつてユニツト番号決定回路Ｆ
ＴＨ２ｌの機能を説明する。ＦＴＨ２ｌのカウンタＣＮ
Ｔ４２は予め「１１２」にセツトされ、一致回路ＭＴＨ
２２４からの信号によりカウントを開始する。このカウ
ンタＣＮＴ４２の出力が番地「００２」又は「０１２」
又は「１０，」又は「１１２」としてユニツト番号登録
回路ＳＴＲ４Ｏに供給され、この登録回路ＳＴＲ４Ｏに
前もつて格納している上記の０Ｓ格納ユニツト番号「０
０２」又は「０１２」が読み出され一致回路ＭＴＨ３４
ｌに送出される。また上記カウンタＣＮＴ４２の最終値
はユニツト台数登録回洛ＰＳＴ４３に格納される。一致
回路ＭＴＨ３４ｌはＵＮＴ，２５からのユニツト番号と
上記ユニツト番号登録回路ＳＴＲ４Ｏからのユニツト番
号とを比較し、一致しない時のみユニツト番号登録回路
ＳＴＲ４Ｏの読出し内容をＳＣＮ３Ｏ、ＵＮＴ３２７に
送出し、一致する場合はカウンタＣＮＴ４２のカウント
値を１つ進める。第３図に示した内容がユニツト番号登
録回路ＳＴＲ４Ｏに設定されていると仮定すると、一致
回路ＭＴＨ２２４からユニツト番号決定回路ＦＴＨ２ｌ
のカウンタＣＮＴ４２に出力される一致信号はカウンタ
ＣＮＴ４２を更新しアドレス「００２」を出力する。
憶する。ＳＷＭ２Ｏは前述のステータスワードＳＷを記
憶する回路であり、各々意味を持つ複数のビツトから構
成され、ＣＰＵｌＯから命令で読取られ、ＣＰＵｌＯの
内部を経由してＭＵｌｌに格納される。ＳＷＭ２Ｏの中
で下位２ビツトのＵＮＴ２２６はＭＵｌｌから読取つた
ステーメスワードＳｗがどのＲＵ（＋１〜Φ４）に相当
するかを識別するためのＢＵユニツト番号を示し、上位
４ビツトのエラーステータスワードＥＳＷはデータ転送
などによる種々のエラー内容を示す。ＵＮＴｌ２５に保
持されているユニツト番号「００２」は選択回路ＡＬＴ
２２を介して一致回路ＭＴＨ，２４の一方に入力される
。またエラー検出回路ＤＴＣ３ｌに記臆されているΦ１
ＢＵの故障を示す信号はエンコーダＥＣＤ２９により信
号「００２」に変換され、一致回路ＭＴＨ２２４の他方
の入力に入力される。一致回路ＭＴＨ，２４は上記エン
コーダＥＣＤ２９からの故障ユニツト番号「００２」と
ＵＮＴｌ２５からのユニツト番号［００，」とを比較し
、その一致信号はユニツト番号決定回路ＦＴＨ２ｌに供
給する。ここで第３図によつてユニツト番号決定回路Ｆ
ＴＨ２ｌの機能を説明する。ＦＴＨ２ｌのカウンタＣＮ
Ｔ４２は予め「１１２」にセツトされ、一致回路ＭＴＨ
２２４からの信号によりカウントを開始する。このカウ
ンタＣＮＴ４２の出力が番地「００２」又は「０１２」
又は「１０，」又は「１１２」としてユニツト番号登録
回路ＳＴＲ４Ｏに供給され、この登録回路ＳＴＲ４Ｏに
前もつて格納している上記の０Ｓ格納ユニツト番号「０
０２」又は「０１２」が読み出され一致回路ＭＴＨ３４
ｌに送出される。また上記カウンタＣＮＴ４２の最終値
はユニツト台数登録回洛ＰＳＴ４３に格納される。一致
回路ＭＴＨ３４ｌはＵＮＴ，２５からのユニツト番号と
上記ユニツト番号登録回路ＳＴＲ４Ｏからのユニツト番
号とを比較し、一致しない時のみユニツト番号登録回路
ＳＴＲ４Ｏの読出し内容をＳＣＮ３Ｏ、ＵＮＴ３２７に
送出し、一致する場合はカウンタＣＮＴ４２のカウント
値を１つ進める。第３図に示した内容がユニツト番号登
録回路ＳＴＲ４Ｏに設定されていると仮定すると、一致
回路ＭＴＨ２２４からユニツト番号決定回路ＦＴＨ２ｌ
のカウンタＣＮＴ４２に出力される一致信号はカウンタ
ＣＮＴ４２を更新しアドレス「００２」を出力する。
この結果、ＳＴＲ４Ｏの「００，」番地の内容「０１，
」が続出され一致回洛ＭＴＨ３４１に送出される。一致
回路ＭＴＨ３４ｌではＵＮＴｌの内容「００２」と＋致
が取れないため、上記ユニツト番号「０１２」が走査回
洛ＳＣＮ３Ｏに出力される。走査回路ＳＣＮ３Ｏはユニ
ツト番号「０１２」に相当する信号をエンコーダＥＣＤ
２９に送出する。＋２ＢＵは故障していないので、既に
ユニツト番号決定回路ＦＴＨ２ｌの一致回洛ＭＴＨ３４
ｌから選択回洛ＡＬＴ２２を介して入力している上記ユ
ニツト番号「０１２」と、上記エンコーダＥＣＤ２９の
出力は一致回路ＭＴＨ２２４で一致する為、ユニツト番
号決定回路ＦＴＨ２ｌの一致回路ＭＴＨ３４ｌからＵＮ
Ｔ３２７に保持されているユニツト番号「０１２」が更
新された新たなユニツト番号としてデコーダＤＣＤ２８
を介してＢＣｌ２から送出される。この結果故障してい
る◆１ＢＵの代りに正常な◆２ＢＵが選ばれ、該＋２Ｂ
Ｕから０Ｓがローデイングされる。同時にＵＮＴ，２７
の内容「０１２」はＳＷＭ２Ｏの下位２ビツトであるＵ
ＮＴ，２６に保持され、ＵＮＴｌ２５の内容「００２」
と一致回路ＭＴＨｌ２３で比較される。しかし、一致回
路ＭＴＨ，では一致がとれないため、エラーステータス
ワードＥＳＷの例えば最上位ビツトをセツトし、エラー
があつたことを保持する。ＣＰＵｌＯからの読取り命令
によりエラースデータスワードＥＳＷの各ビツトは０Ｒ
ゲート３２により０Ｒされ、エラー有無を示す信号とし
てＣＰＵｌＯに送出することができる。ＣＰＵｌＯは＋
２ＢＵから０Ｓのローデイングが完了した時点で０Ｒゲ
ート３２の出力を読出し、エラーがあつた場合は改めて
ステーメスワードＳＷの読出し命令を実行し、エラース
テータスワードＥＳＷおよびＵＮＴ２２６の内容から初
めに指定したＢＵとは異なるＢＵから０Ｓが転送された
ことを知ることがてきる。な｝、上記回路の通常のデー
タ転送と上記のような０Ｓのローデイングとの切替えば
、上記のコントロールワードＣＷの１つのビツトに切替
えの意味を持たせ、一方ＢＣ上に上記ビツトにより動作
を切替える回路を付加するなどの丁夫をすればよい。上
記より明らかなように本発明によれば、従来不可能であ
つた故障した外部記憶装置から正常な外部記憶装置への
切替えがハードウエアの追加のみで可能となり、更に外
部記憶装置の２重化を有効に活用できるなどの効果が得
られる。
」が続出され一致回洛ＭＴＨ３４１に送出される。一致
回路ＭＴＨ３４ｌではＵＮＴｌの内容「００２」と＋致
が取れないため、上記ユニツト番号「０１２」が走査回
洛ＳＣＮ３Ｏに出力される。走査回路ＳＣＮ３Ｏはユニ
ツト番号「０１２」に相当する信号をエンコーダＥＣＤ
２９に送出する。＋２ＢＵは故障していないので、既に
ユニツト番号決定回路ＦＴＨ２ｌの一致回洛ＭＴＨ３４
ｌから選択回洛ＡＬＴ２２を介して入力している上記ユ
ニツト番号「０１２」と、上記エンコーダＥＣＤ２９の
出力は一致回路ＭＴＨ２２４で一致する為、ユニツト番
号決定回路ＦＴＨ２ｌの一致回路ＭＴＨ３４ｌからＵＮ
Ｔ３２７に保持されているユニツト番号「０１２」が更
新された新たなユニツト番号としてデコーダＤＣＤ２８
を介してＢＣｌ２から送出される。この結果故障してい
る◆１ＢＵの代りに正常な◆２ＢＵが選ばれ、該＋２Ｂ
Ｕから０Ｓがローデイングされる。同時にＵＮＴ，２７
の内容「０１２」はＳＷＭ２Ｏの下位２ビツトであるＵ
ＮＴ，２６に保持され、ＵＮＴｌ２５の内容「００２」
と一致回路ＭＴＨｌ２３で比較される。しかし、一致回
路ＭＴＨ，では一致がとれないため、エラーステータス
ワードＥＳＷの例えば最上位ビツトをセツトし、エラー
があつたことを保持する。ＣＰＵｌＯからの読取り命令
によりエラースデータスワードＥＳＷの各ビツトは０Ｒ
ゲート３２により０Ｒされ、エラー有無を示す信号とし
てＣＰＵｌＯに送出することができる。ＣＰＵｌＯは＋
２ＢＵから０Ｓのローデイングが完了した時点で０Ｒゲ
ート３２の出力を読出し、エラーがあつた場合は改めて
ステーメスワードＳＷの読出し命令を実行し、エラース
テータスワードＥＳＷおよびＵＮＴ２２６の内容から初
めに指定したＢＵとは異なるＢＵから０Ｓが転送された
ことを知ることがてきる。な｝、上記回路の通常のデー
タ転送と上記のような０Ｓのローデイングとの切替えば
、上記のコントロールワードＣＷの１つのビツトに切替
えの意味を持たせ、一方ＢＣ上に上記ビツトにより動作
を切替える回路を付加するなどの丁夫をすればよい。上
記より明らかなように本発明によれば、従来不可能であ
つた故障した外部記憶装置から正常な外部記憶装置への
切替えがハードウエアの追加のみで可能となり、更に外
部記憶装置の２重化を有効に活用できるなどの効果が得
られる。
第１図は本発明を適用するデイジタル式電子計算機のプ
ロツク図、第２図は本発明の外部記憶制御装置の構成を
示すプロツク図、第３図は第２図のユニツト番号決定回
路のプロツク図である。 １０・・仲央演算処理装置、１３・・・外部記憶装置、
２１・・・ユニツト番号決定回路、２２・・・選択回路
、２３，２４，４１・・・一致回路、ＳＴＲ・・・ユニ
ツト番号登録回路、２９・・・エンコーダ回路、２８・
・・デコーダ回洛、３０・・徒査回路、３１・・・検出
回路。
ロツク図、第２図は本発明の外部記憶制御装置の構成を
示すプロツク図、第３図は第２図のユニツト番号決定回
路のプロツク図である。 １０・・仲央演算処理装置、１３・・・外部記憶装置、
２１・・・ユニツト番号決定回路、２２・・・選択回路
、２３，２４，４１・・・一致回路、ＳＴＲ・・・ユニ
ツト番号登録回路、２９・・・エンコーダ回路、２８・
・・デコーダ回洛、３０・・徒査回路、３１・・・検出
回路。
Claims (1)
- １ 複数個の外部記憶装置を有するディジタル式電子計
算機システムにおいて、上記外部記憶装置の各々の故障
を個別に検出する故障検出手段と、中央演算処理装置か
ら指示される上記外部記憶装置のユニット番号が上記故
障検出手段によつて故障検出されているユニット番号と
一致している場合には、予め登録されている新しいユニ
ット番号を生成しそのユニット番号を上記外部記憶装置
に送出する手段と、少なくとも上記外部記憶装置に送出
した上記新しいユニット番号を意味するコードおよび上
記ユニット番号と上記新しいユニット番号とが異なるこ
とを意味するエラーコードとで構成されるステータス・
ワードを記憶する手段と、上記中央演算処理装置が命令
により上記ステータス・ワードに記憶された上記エラー
コードを読取る手段とを具備したことを特徴とする外部
記憶制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP52024456A JPS5913061B2 (ja) | 1977-03-08 | 1977-03-08 | 外部記憶制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP52024456A JPS5913061B2 (ja) | 1977-03-08 | 1977-03-08 | 外部記憶制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS53110335A JPS53110335A (en) | 1978-09-27 |
| JPS5913061B2 true JPS5913061B2 (ja) | 1984-03-27 |
Family
ID=12138654
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP52024456A Expired JPS5913061B2 (ja) | 1977-03-08 | 1977-03-08 | 外部記憶制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5913061B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6011954A (ja) * | 1983-06-30 | 1985-01-22 | Fujitsu Ltd | 端末装置 |
-
1977
- 1977-03-08 JP JP52024456A patent/JPS5913061B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS53110335A (en) | 1978-09-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3544777A (en) | Two memory self-correcting system | |
| US3668644A (en) | Failsafe memory system | |
| JPS594798B2 (ja) | 記憶の故障の検出をし記憶モジユ−ルの再編成をするデ−タ処理装置 | |
| JPS6221143B2 (ja) | ||
| US4165533A (en) | Identification of a faulty address decoder in a function unit of a computer having a plurality of function units with redundant address decoders | |
| JPS63184146A (ja) | 情報処理装置 | |
| JPH0122653B2 (ja) | ||
| KR830002883B1 (ko) | 마이크로 프로그램 제어장치 | |
| JPH01116963A (ja) | 記憶サブシステム | |
| JPS5845120B2 (ja) | バツフア・メモリ障害制御方式 | |
| JPS6256538B2 (ja) | ||
| JPH01155452A (ja) | データ処理システムの接続確認方式 | |
| JPH0441375B2 (ja) | ||
| JPH1125006A (ja) | メモリテスト装置 | |
| JPH02504083A (ja) | データ・バツフアー管理のための方法と装置 | |
| JPH0395653A (ja) | データ記憶装置のアドレス誤り検出方法 | |
| JPS6013120Y2 (ja) | Ｒｏｍの書込装置 | |
| JPH02245954A (ja) | 半導体記憶装置 | |
| JPH0217549A (ja) | データ処理装置 | |
| JPH0212326A (ja) | ディスク制御装置 | |
| JPS63311550A (ja) | メモリチェック方式 | |
| JPS6042505B2 (ja) | 出力メモリ装置 | |
| JPH04336642A (ja) | 制御装置 | |
| JPS60116043A (ja) | デ−タ処理装置 | |
| JPS6126085B2 (ja) |