JPS59132012A - 機械の可動要素制御装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、一般的には機械の可動要素に対する制御装置
に関し、特に、工作機械などの可動部（ｊの位置を制御
するための閉ループ形モータ制御装置に関する。

機械要素を１つの指示された点から仙の点へ移動させる
ための位置制御装置には、さまざまなものが存在する。

例えば数値制御装置においては、一連のそのような移動
がディジタルデータとして記憶されており、そのデータ
が制御装置に入力される。そのディジタルデータは、可
動要素が駆動されて到達すべき位置を指示するのみでな
く、その移動速度および機械の加速度と加速度限度およ
び減速度限度をも指示する。また、機械に連結された帰
還装置が、指示された値を維持するために必要な、位置
、速度、および加速度の帰還情報を供給する。

機械要素をできるだけ高速で所望位置へ移動させること
が望まれる場合は多い。そのような高速移動は、例えば
機械要素を実際の加工動作が開始可能な位置まで移動さ
せる場合に有利である。そのような高速移動においては
、それらの非生産的移動に要する時間の長さを最小化す
るために、可動機械要素を可能な最大値で加速または減
速することが所望される。残念ながら、機械の性能は明
らかでなく、また事実、時間、温度、および負荷によっ
てかなり変動する。従って、制御装置は、通常減少せし
められた確実な値で、可動要素を加速および減速するよ
うに１プログラム」される。

本発明は適応性に冨んだ制御装置に関し、この制御装置
は、被制御機械の動作を移動の加速中において測定し、
その測定から得られた情報を用いて移動の減速中におけ
る被制御機械の動作レベルを決定するようになっている
。この制御装置は、被制御機械の可動要素を所望速度ま
で加速した後その可動要素を所望の終点へ到達させるよ
うに減速づるための駆動装置と、可動要素の移動を検出
してそれに対応する帰還信号を発生するように結合けし
められたセンサ装置と、可動要素の加速中に発生した帰
還信号から得られた動作データを記憶するための、セン
サ装置に結合せしめられた記憶装置と、記憶されている
動作データに応答して移動の減速部分を開始せしめる装
置と、を備えている。

本発明の一般的目的は、機械要素を２位置間で移動させ
るのに要する時間を最小化することである。移動の加速
部分において速度プロファイルが形成され、これがモー
タ駆動装置および機械の加速能力を示づ。移動の減速部
分においても、モータ駆動装置および機械がこの動作能
力を保持しうるちのと仮定される。従って、加速度・速
度プロファイルデータを用いて、減速を開始ずべき正確
な瞬間と、所望の終点に滑らかに停止させるため減速度
値と、が決定される。

本発明の他の関連づ−る特徴は、大ぎい動作範囲を有す
る増分式位置帰還回路を捉供していることである。機械
要素が低速移動をしている時は、位置１〜ランスジユー
サから発生する増分式帰還パルスは比較的に低い繰返数
を有し、別々に制御装置によって利用されつる。しかし
、高速移動の際には、パルス繰返数が高くなりすぎて、
制御装置はそれを別々に処理することができなくなる。

本発明の帰還回路は帰還パルスを蓄積して、あらかじめ
レットされた数が蓄積された後にのみ制御装置への増分
式帰還パルスを発生するようになっている。プレセット
数は、機械速度が増加づると増加して、帰還回路の分解
能を減少させるようになっている。

本発明の以上の諸特徴および諸利点は、添付図面を参照
しつつ行なわれる本発明の実施例についての以下の説明
において明らかにされる。

実施例の説明 第１図においては、制（２１Ｉ装置はスライド・トラン
スファマシン１を動作させるために使用されている。こ
のスライダ・１ヘランスフアマシン１は、親ねじ３によ
って水平軸に治って駆動されるスライダ２を備えている
。親ねじ３は高速前進モータ５および送りモータ６によ
り、歯車箱４を経て回転せしめられる。歯車箱４は、高
速前進モータ５に対しては低減速比を、送りモータ６に
対しては高減速比を与える。送りモータ６はリレー７に
よって動作せしめられ、リレー７が付勢されると、送り
モータ６は親ねじ３に対して低速度高トルクの駆動を行
なう。

以下に詳述されるように、高速前進モータ５は可変速度
、可変トルクで駆動される３相誘導モータである。モー
タ５は、親ねじ３に対し比較的低トルク、高速度の駆動
を行ない、モータ５が停止すると、ブレーキ８が係合し
て高速前進モータ５を停止状態に保持する。光学式エン
コーダ９は親ねじ３に直接機械的に連結され、線路１０
を経て位置帰還信号を供給するようになっており、光学
式エンコーダ１１は高速前進モータ５に連結され、線路
１２を経て増分式帰還信号を供給するようになっている
。

通常の加工サイクルにおいては、送りモータ６が付勢さ
れ、ブレーキ８が解放される。次に、高速前進モータ５
が加速されて、スライダ２をできるだけ高速で原位置か
ら加工位置まで移動させる。

加工位置に到達すると、高速前進モータ５が停止せしめ
られ、ブレーキ８が係合せしめられた後、送りモータ６
が加工サイクルの加工部分の間スライダを前進させるこ
とになる。加工が完了するとブレーキ８が解放されて、
高速前進モータ５が逆方向に駆動され、できるたり高速
でスライダ２を原位置へ復帰させる。

実施例においては、本発明は、スライダ・トランスファ
マシン・サイクルの高速前進および高速後退部分におい
て、高速前進モータ５を駆動するために用いられている
が、本発明はまた、フライス盤、グラインダ、ロボット
、シー１〜フイーダなどの他の機械にも適用することが
できる。実際、本発明は、可動要素が２位置間を可能な
最大速度で移動せしめられるべき、はとんど全ての機械
に対して通用可能である。本発明の制御装置の適応的特
徴はスライダ・トランスファマシンに適用される際に特
に有利なものとなる。そのわＣブは、その機械的および
電気的動作特性を温度および使用に応じてかなり変化さ
せうるがらである。

高速前進モータ５は、３相形トランジスタ式パルス幅変
−誘導モータ駆動装置によって駆動される。この誘導モ
ータ駆動装置には、３つの１〜ランジスタ式駆動モジュ
ール１５−１７が含まれており、これらは直流母線１８
に接続され、それぞれがパルス幅変罪（ＰＷＭ）モジュ
ール１９−２１によって別々に動作せしめられるように
なっている。電力は電源装置２２を経て直流母線１８に
供給され、ＰＷＭモジ−ニール１９−２１は駆動モジュ
ール１５−１７を動作させて、高速前進モータ５のそれ
ぞれの相巻線へ供給される電流の強さおよびこの電流の
周波数を制御する。

ＰＷＭモジュール１９および２０は、ディジタル−アナ
ログ変換回路２３から電流指令信号（ｒｏｓｉｎωｔお
よびＩｏ　５ｉｎ（ωｔ＋１°２０’））を受け、また
線路？４および２５のそれぞれから電流帰還信号を受け
る。ｒ　Ｐ　０ｌｙｐｈａｓｅ　　Ｍ　ｏｔｏｒＤｒｉ
ｖｅ　　３ｙｓｔｅＩＩＩＷｉｔｈ　Ｂａ１ａｎｃｅｄ
　Ｍｏｄｕｌａｔｉｏｎ　Ｊと題する米国特許第４．３
０６．１８２号に述べられているように、第３ＰＷＭモ
ジュール２１は、他の２相からの電流誤差信号の和の逆
数によって駆動され、それによって高速前進モータ５に
平衡多相励磁電流が供給されることになる。変換器２３
により線路２６および２７上に発生せしめられる電流指
令信号は、正弦波信号で位相が１２０°ずれている。そ
れらの振幅（Ｉｏ）および周波数（ω）は、マイクロプ
ロセッサ装置３０により指令されたモータトルクおよび
モータ速度を表わす。

後に詳述されるように、マイクロプロセッサ装置３０は
、記憶されている制御プログラムを実行して、スライダ
・トランスファマシン１を加工サイクルの諸段階を経て
駆動する。マイクロプロセッサ装置３０は、光学式エン
コーダ９からスライダ位置帰還データを、光学式エンコ
ーダ１１からモータ角帰還データを受け、モータ磁束、
モータトルク、およびモータ励磁位相角の各指令データ
を発生ずる。これらの指令データは、ディジタル信号の
形式でディジタル−アナログ変換回路２３に供給される
。

マイクロプロセッサ装置３０が実行する制御プログラム
は、制御盤３１によって入力され、また編集される。制
御盤３１はまた、動作モードの選択および表示に用いら
れるセレクタスイッチおよび表示燈をも有する。

第２図に８３いて、マイクロプロセッサ装置３０は、１
６ビツ１−アドレスバス３６おＪ：び８ビツトデータバ
ス３７を駆動する８ピツｌ〜マイクロプロセツザ３５を
中心に構成されている。７ｉｌｏｇ。

ｌ　ｎｃ、によって製造されているＺ−８０マイクロブ
ロセツザが使用され、これは、タイミング回路３８から
発生ずる４ＭＨ２のクロック信号によって駆動される。

タイミング回路３８はまた、ＣＬ　Ｋ線路３９上の２　
Ｍ　ｌ−１ｚのクロック信号、および５ＴＲＯＢＥ線路
４０上のタイミング信号をも発生し、これらの双方はマ
イクロプロセッサ装置３０の全般において使用される。

マイクロプロセッサ３５はまた、デコ−ダ回路４２およ
びカウンタタイマ回路４３に接続された１組の制御線路
４１をも駆動する。デコーダ回路４２には、マイクロプ
ロセッサ装置３０の諸要素を動作させる制御線路を有効
化するだめの、通常のデコーダ回路が用いられている。

有効化される特定の制御線路は、アドレスバス３６上に
存在するアドレスおよびマイクロプロセッサ制御線路４
１の状態によって決定される。例えば、ＣＴ　ＣＥＮ制
御線路４４は低レベルに駆動されるとカウンタタイマ回
路４３を有効化し、ＧＥ制御線路４５は低レベルに駆動
されるとプログラム自在読取専用メモリ（ＰＲＯＭ）４
Ｅ３を有効化する。

カウンタタイマ回路４３はデータバス３７に接続されて
Ｊ３す、電力印加によってイニシャライズされて、ＩＮ
Ｎ１３よびＩＮＴ２制御線路１１３ａ′３よひ４８から
受けた割込み要求に優先順位を与える。そのような割込
み要求を受（プると、カウンタタイマ回路４３は割込み
要求を発生し、ＩＮＴ制御線路５０を経てマイクロプロ
セッサ３５に送る。マイクロプロセッサ３５はそれに応
答して、カウンタタイマ回路４３から優先順位の最も高
い割込みベクトルを読取る。この割込みベクトルは、マ
イクロプロセッサに、ＰＲＯＭ４Ｂに記憶されている適
宜の割込みサービスルーチンを指示し、このルーチンは
割込みサービスのために実行される。

Ｐ　ＲＯＭ　４　Ｂは、マイクロブセッサ３５に、マイ
クロプロセッサ装置３０が行なうべき機能を行なわせる
ためのプログラムを記憶する８０００個の８ビツトワー
ドによって構成されている。

ＰＲＯＭ４Ｂはまた、そのようなプログラムによって使
用される、ある定数をも記憶している。これらのプログ
ラムおよびそれらが行なう機能については、後に詳述す
る。

ランダムアクレス読取・書込メモリ（ＲＡＭ）５１もま
たアドレスバス３６およびデータバス３７に接続されて
８５す、このメモリは、プログラムの実行中に使用され
るデータを記憶させるのに用いられる。ＲＡＭ５１は、
１０２４個の８ピツ１〜ワードから構成され、ＲＡ　Ｍ
　　Ｅ　Ｎ　１ｌｉ（ｌ　ｔｉｌｌ線路５２がデコーダ
回路４２により低レベルに駆動された時有効化される。

ＲＡＭ５１内のアドレス位置へのデ゛−夕の書込みは、
ＷＲ制御線路５３がデコーダ回路４２によって低レベル
に駆動された時に行なわれ、アドレス位置からのデータ
の読取りは、この制御線路５３が論理的高電圧になった
時に行なわれる。

引続き第２図にｄ３いて、データバス３７は、マイクロ
プロセッサ装置３０を制御装置の他部分へ結合させるた
めのいくつかのインタフェース回路と通信しつる。８個
の２方向性ゲートの絹５７は、データバス３７をバッフ
ァして、それを１／○データバス５５に接続づ−る。Ｃ
３Ｉ１０制御線路５８がデコーダ回路４２によって有効
化され、ＲＤ　ｆｆｉ制御線路５９が低レベルに駆動さ
れた時には、データか、Ｄ／Ａインタフェース回路５６
、Ｉ１０インタフェース回路６０、制御盤インタフェー
ス６１、またはエンコーダインタフェースおよび割込み
ハンドラ回路６２のいずれかから、Ｉ１０データバス５
５を経て入力される。一方、ゲート５７が有効化されて
いる時、ＲＤ制御線路５９が高レベルにされれば、デー
タはＩ１０データバス５５へ出力される。

Ｉ１０データバス５５に接続された各インタフェース回
路は、デコーダ回路４２により駆動される制御線路によ
って、また、タイミング回路３８により駆動される５Ｔ
ＲＯＢＥ制御線路４０によって、別々に有効化される。

ＲＤ制御線路５９およびＷＲ制御線路６３はそれぞれの
インタフェース回路５６および６０−６２に接続されて
おり、それらの状態は、データがマイクａブロヒツサ装
置３０の入力であるか出力であるかを決定する。

このようにして、マイクロプロセッサ装置３０は、アド
レスバス３６上のアドレスが制御線路４１上の信号と共
にデコードされているメモリマツプ内のＩｌｏを用いて
、指示されたＩ１０インタフェース回路における読取り
または書込みを行なう。

第１図および第２図において、Ｉ１０インタフェース回
路６０は、米国特許第３．７４５，５４６号に開示され
ているような、８回路を含んだモジュールとして市販さ
れている交流出力回路から構成されている。これらの交
流出力回路の１つは、ブレーキ８を付勢および消勢する
１対の線路７５を駆動し、もう１つの交流出力回路は、
リレー７を動作させる１対の線路７６を駆動する。この
ようにして、リレー７およびブレーキ８の双方の動作は
、マイクロプロセッサ装置３０の制御を受けることにな
る。

制御盤インタフェース６１は、ＲＤおよびＷＲ制御線路
５日および６３と、Ｉ１０データバス５５とをバッファ
する、２方向性ゲートから構成されている。こうして、
制御盤３１ヘゲ−１〜出力されたデータは表示燈を付勢
し、また、入力データは制御盤３１上のスイッチから回
路６１を経て入ノｊされることになる。

Ｄ／Ａインタフェース回路５６は、同様にＷＲ制御線路
６３とデータバス５５とをバッファするように構成され
ている。後に詳述されるように、データはＤ／Ａインタ
フェース回路５６を経て、ディジタル−アナログ変換回
路２３内の６つのディジタル−アナログ変換器の１つへ
出力される。

選択リードＡＢＯ−ＡＢ２は、出力されるデータの８ビ
ツトバイトを、どの変換器が受（プるべきかを指示する
。

第２図、第３Ａ図、および第３Ｂ図において、エンコー
ダインタフェースおよび割込みハンドラ回路６２は、さ
まざまな機能を行なう。それに対するデータの書込みま
たは読取りは、Ｉ１０データバス５５を経て行なわれる
。回路６２はまた、カウンタタイマ回路４３へのＩＮ”
ｍｌおよびＩＮＴ２線路１１３および４８上に、割込み
要求信号を発生ずることもできる。割込みのハンドリン
グのほか、回路６２は主として、線路１０および１２を
経て光学式エンコーダ９および１１から受けた帰還信号
の処理を行なう。

特に第２図および第３Ａ図において、エンコーダインタ
フェースおよび割込みハンドラ回路６２は、Ｉ１０デー
タバス５５に接続され ＦＳＴＲＯＢＥ制御線路８１が有効化されるとクロック
信号を受ける８ビツトランチ８０を含んでいる。ランチ
８０の８つの出力は、拡張Ｉ１０バス５５′を形成する
。このバス５５′はデコーダ回路８２を駆動し、バス５
５′の８つの出力のうちの５出力は４ビツトラツチ８３
を駆動する。マイクロプロセッサ３５からエンコーダイ
ンタフェースおよび割込みハンドラ回路６２へ「制御デ
ータ」が出力されると、５ＴＲＯＢＥ制御線路４０は、
デコーダ８２および４ビツトラツチ８３を有効化づる。

その制御データはデコードされて制御線路を選択し、回
路６２の諸要素を動作させる。

１つのそのＪ：うな要素はインタバルカウンタ８５で゛
あるが、これは１０ヒツトの２進カウンタで、光学式エ
ンコーダ１１から線路１２を経て受けた増分式帰還パル
スをカラン１〜づる。エンコーダ１１からの帰還パルス
は、２つの位相がずれたパルス列の形式を有しており、
これは米国特許第３．６４６．３６０号に開示されてい
るようなエンコーダ回路８６に供給される。エンコーダ
回路８６の出力は、高速前進モータ５の回転方向を示す
線路８７上への論理信号と、インタバルカウンタ８５の
入力へ供給される線路８８上へのパルス列とである。エ
ンコーダ１１のそれぞれのυイクルにおいて、線路８８
上へ４つのパルスが発生せしめられ、光学式エンコーダ
１１は高速前進モータ５が０．１７５°回転する毎に１
＋Ｉイクルを画定する。制御線路８７上の方向信号は、
排他的オアゲート８日を経てインタバルカウンタ８５の
アップ／タウン端子に印加され、υ１他的Ａアゲート８
９の他人力には、４ビツトラツチ８３によって駆動され
るＤＩＲＣ制御線路１９０を経て方向指令信号が印加さ
れる。

インタバルカウンタ８５の８つの最上位ヒツト出力はＭ
ＳＢマルチプレクサ９１の入力に印加され、８つの最下
位ビット出力（−１）はＬ　Ｓ　Ｂマルチプレクサ９０
の入力に印加される。マルチプレクサ９０および９１の
３つの入力選択端子は４ピッｌ−ラッチ８３によって駆
動され、従って、それらはマイクロプロセッサ３５から
のデータ出力によって制御される。ＭＳＢマルヂブレク
サ９１の出力はノーンドゲート９２の１人力に接続され
、Ｌ’ＳＢマルチプレクサ９０の出力はゲート９３を経
てナントゲート９２の他人力に接続されている。

ナンドゲ−１−９２の出力は、インクパルカウンタ８５
に蓄えられたカウントがＭＳＢマルヂプレクザ９１の整
定によって定められた量に達した時アクティブになり、
「オーバフロー」信号を発生する。さらに、ＭＵＬＴ制
御線路９４がアクティブになった時には、ＬＳＢマルチ
プレクサ９０の整定によって定められたカウントもまた
到−達されているはずである。インタバルカウンタ８５
がオーバフローづる前に高速前進モータ５が回転り゛る
角は、従ってプログラムの制御を受け、 １／２０４８ないし１９２／２０４８回転の範囲にある
。換言覆れば、インタバルカウンタのオーバフローを生
せしめるために必要な光学式エンコータのサイクル数は
、マイクロプロセッサ３５からマルチプレクサ９０およ
び９１の選択入力へ出力される「インタバル数」によっ
て制御される。

テン１〜ゲート９２から発生するオーバフロー信号は、
いくつかの機能を行なう。まず、オーバフロー状態はＪ
−にフリップフロップ９５をセラ１〜し、フリップフロ
ップ９５は出力制御線路９６上に「インタバル」割込み
要求信号を発生づる。オーバフロー状態はまた、ノアゲ
ート９７を通じてインタバルカウンタ８５をり廿ツ１−
シ、Ｉ　Ｎ　Ｔ　ＬＥ　ＲＶ　Ａ　Ｌ制御線路９８をア
クティブにする。後に詳述するように、マイクロプロセ
ッサ３５によって実行されるインタバル割込みサービス
ルーチンは、割込み要求ノリツブフロップのリセット、
おＪ：びタイマカウンタ９日の環在値の読取りを含む、
いくつかの機能を行なう。この時間間隔数は８進ラツチ
１００に記憶される。これらの機能はデータを８ヒツト
ラツチ８０へ出力することによって行なわれ、それは回
路８２によってデコードされてそれぞれの制御線路１０
２および１０１を有効化する。

タイマカウンタ９９は、インタバルカウンタのそれぞれ
のオーバフローのやや後にインバータゲート１０３によ
ってプレセットされる１１ピツトの２進カウンタを含ん
でいる。それは、プレスケーラ（ｐｒｅｓｃａｌｅｒ　
）　９３から発生するパルスをカウントする。Ｍ　Ｕ　
Ｌ　］−制御線路９４がアクティブでない時には、プレ
スケーラ９３は２Ｍ）−１ｚのクロック信号を２分周し
、アクティブである時には、プレスケーラ９３は２ＭＨ
ｚのクロック信号を３分周する。タイマカウンタ９９の
８つの最上位数出力は、８ヒツトラツチ１００の８人力
に接続されている。インクパルカウンタパルカウンタの
オーバフローが起こると、タイマカウンタ９９の値は制
御線路１０４により８ピツ１ヘラツチ１００内へクロツ
タ作用で入力され、タイマカウンタ９９はゲート１０３
によってプレスセットされ、ラッチされたタイマ値は有
効化制御線路１０１によってマイクロプロセッサ３５へ
入力される。このようにして、マルチプレクサ９０およ
び９１を径てインタバルカウンタ８５に印加されたイン
タバル数によって指示された角を、高速前進モータ５が
回転するのに要した「実際の１時間間隔が得られる。こ
の時間間隔は、モータ速度、従ってスライタ速度を示し
ている。

引続き第３Ａ図において、スライダ・トランスファマシ
ン１の制御に用いられ°る、さらに２つの割込みが発生
せしめられる。その第１のものは、５ミリ秒毎に発生す
る実時間のクロック割込みである。これは２　Ｍ　Ｉ−
１ｚのクロックによって駆動される分周回路１０５から
発生せしめられる。５ミリ秒毎にその出力から制御線路
１０６上へ発生覆るパルスは、ゲート１０７を経てＪ−
にフリップ７０ツブ１０８へ供給される。フリップフロ
ップ１０８は「５ｍ５ｅｃ割込み」要求を線路１０９上
に発生し、これは受けいれられと、マイクロプロセッサ
３５をして５ｍ５ｅｃ割込みサービスルーチンを実行せ
しめる。このサービスルーチンについては後に詳述する
が、その１つの機能は、８進ラツヂ８０　に対してデー
タを出力することで、それがデコードされると、制御線
路１１０を経てフリップフロップ１０８に供給される「
割込みクリア」信号を発生する。

第２の割込みは、エンコーダ回路８６に接続された位相
カウンタ１１１により発生せしめられる。

光学式エンコーダ１１の３２サイクル毎に、位相カウン
タ１１１はラッチ回路１１２を有効化する出力パルスを
発生する。ラッチ１１２の１出力は１ＮＴ１制御線路１
１３上に「位相割込み」要求信号を発生し、第２出力は
ＤＩＲ制御線路１１４上にモータ方向信号を発生する。

この位相割込み要求は次の２　Ｍ　Ｈｚクロックパルス
においてクリアされ、方向信号は、マイクロプロセッサ
３５が読取り動作を行なってデコーダ制御線路６８を有
効化した時、Ｉ１０データバス５５内のＤ７導線上へゲ
ー１へされる。後に詳述づるように、位相割込みは高速
前進モータか５．６°回転する毎に行なわれ、このＩＪ
込みに応答して実行される割込みリーービスルーチンは
、ディジタル−アナログ変換回路２３へ更新された角、
指令データを出力せしめる。

特に第１図および第３Ｂ図において、エンコータインタ
フェースおよび割込みハンドラ回路６２も、スライダ２
の絶対的位置を監視する。これは、光学式エンコーダ９
によって線路１０上に発生せしめられた増分式位置帰還
信号を累算することによって行なわれる。これらの信号
は、前述のものと同様なエンコータ回路１２０に受信さ
れ、１８ビット位置カウンタ１２１がスライダの移動方
向によって、対応量だけ増加または減少せしめられる。

位置カウンタ１２１はマイクロプロセッサ装置によりＣ
ＬＥＡＲｉｌＬｔｌｌ線路１２２を経てクリアされるよ
うになっており、カウンタ１２１の１６個の最上位数の
出力はバス１２３に接続されている。位置カウンタ１２
１はスライダ２が基準位置をとった時クリアされ、その
出力はスライダが動作サイクル中に移動している時スラ
イダ２の絶対的位置を示す２進数を発生ずる。

位置カウンタ１２１の出力は、比較回路１２４の六入力
と、２つの位置ラッチ１２５および１２６の入力とに供
給される。オアゲート１２７からのタロツク信号を受け
た時、１３Ｂ位置ラッチ１２５には位置データの８つの
最低位ビットが記憶され、ＭＳＢラッチ１２６には８つ
の最高位ビットが記憶される。これは、５ミリ秒毎また
はインタバル割込みが行なわれる毎に行なわれ、これら
のラッチの内容は、ＢＳ　　ＬＳＢ制御線路１２８また
はＢＳ　　ＭＳＢ制御線路１２９が有効化された時、別
々に読取られうる。このようにしてマイクロプロセッサ
装置３０は、読取専用メモリ４６に記憶されているプロ
グラムの制御を受けて、現時点におけるスライダ２の絶
対的位置を読取ることができる。

比較回路１２４は、スライダ２の絶対的位置を、２つの
８ビツトラツチ１３０および３１の内容と連続的に比較
する。ラッチ１３０および１３１の入力は拡張Ｉ１０デ
ータバス５５′に接続され、データは制御線路１３２が
有効化された時にはＬＳＢラッチ１３０にロートされ、
制御線路１３３が有効化された時にはデータはＭＳＢラ
ッチ１３１にローｌ〜される。スライダ位置が、ラッチ
１３０および１３１に記憶されている位置データより犬
である時は、比較器１２４デ一タセレクタ回路１３５の
１人力へのＭＯＲＥ線路１３４上に出力信号を発生する
。一方、スライダ位置がラッチ１３０および１３１に記
憶されているこの位置データより小である時は、出力信
号はＬＥＳＳ線路１３６上に発生する。また、スライダ
位置がこの位置データに等しい時は、出力信号はＥ　Ｑ
　ｔＪ　Ａ　Ｌ　ｍ路１［３１上に発生する。後に詳述
するように、ラッチ１３０および１３１には、スライダ
２が減速を開始すべき点を指示する位置データがロード
されている。

データセレクタ１３５は、スライダ２がラッチ１３０お
よび１３１によって指示された位置を通過する時、Ｄ　
Ｅ　ＣＥ　Ｌ　１ｌｉｌ制御線路１６０、オアゲー１〜
１３７、および１対のＪ−にフリップフロップ１３８お
よび１３９へ出力信号を供給する。

Ｄ　Ｅ　ＣＥ　Ｌ制御線路１６０は、インタバルカウン
タ８５およびタイマカウンタ９９をリセットしてこれら
を減速工程のために「同期」させる。オアゲート１３７
の出力は、ＭＵＩＴ制御線路９４を駆動するが、これは
またＪ−１〈フリップフロップ１３８のＱ出力によって
もラッチされる。フリップフロップ１３８は制御線路１
４６を通じてリセットされる。Ｊ−にフリップフロップ
１３９はデータセレクタ１３５によってセットされ、そ
のＱ出力はＢＳ　　ｌＮＴｉ１制御線路１４０を駆動す
る。

ＢＳ　　ＩＮＴ制御線路１４０は割込み要求を行なうが
、それがマイクロプロセッサ３５によってサービスされ
ると、ＢＳ　　ＣＬＲ制御線路１４１を経てＪ−にフリ
ップフロップ１３９がクリアされる。

データセレクタ１３５は、Ｒ−Ｓフリップフロップ１４
３により有効化線路１４２を経て、また、ＤＩＲＣ制御
線路１９０により１対のデータ選択端子を経て、制御さ
れる。Ｒ□Ｓフリップフロップ１４３がＥＮ　　ＢＳ　
　ＩＮＴ制御線路１４４を経てセットされると、データ
セレクタ１３５は有効化される。（（−Ｓフリップフロ
ップ１４３がオアゲート１４５によってリセットされる
と、データセレクタ１３５は無効化される。データセレ
クタ１３５は、それぞれのＢＳ　　ＩＮＴ割込みがＪ−
にフリップ７０ツブ１３９から発生せしめられた後、お
よび新しいデータがＬＳＢラッチ１３０にロードされる
毎に無効化される。データセレクタ１３５が有効化され
ると、スライダの移動方向がＤＩＲＣｉｌｉ制御線路１
９０上に示されることになり、それによってＬＥＳ線路
１３６およびＥＱＵＡＬ線路１６０、またはＭＯＲＥ線
路１３４およびＥ　Ｑ　Ｕ　Ａ　ｌ−線路１６０、上の
信号のいずれがデータセレクタ１３５の出力を制御する
のかの選択が行なわれる。例えは、正方向（原位置から
離れる方向）へ移動している時はＭＯＲ［：＝線路１３
４およびＥＱＵＡＬ線路１６０が選択され、位置カウン
トがラッチ１３０および１３１によって指示されている
位１醒より人か、またはそれに等しくなると、ＢＳ　　
ＩＮＴ割込み要求が発生けしめられる。１゛ると、ＤＥ
ＣＥＬ制御線路１６０がスライダ２の減速の開始を指示
し、Ｍ　Ｕ　Ｌ　Ｔ制御線路９４が［オンＪ状態にラッ
チされて、装置が減速状態に入ったことを指示する。

引続ぎ第３Ｂ図において、３つの割込み要求制御線路８
８，１０９，１４０は、ＥＳＴＯＰ割因み要求線路１４
８と共に、割込み優先順位エンコーダ１４日に接続され
ている。Ｅ　Ｓ　Ｔ　ＯＰ線路１４８はＲ−Ｓフリップ
フロップ１５１によって駆動され、Ｒ−Ｓノリツブフロ
ップ１５１のセット入力は、緊急停止が必要になった時
それを指示する線路１５２に接続されている。ＥＳＴＯ
Ｐ割込み要求は、Ｒ−Ｓフリップフロップ１５１のりセ
ット入力を駆動する制御線路１５０によってクリアされ
る。優先順位エンコーダ１４日は４つの割込み要求を処
理して、対応する信号を割込み要求線路ＩＮＴ２４８上
に発生する。次の表Ｂには、１つより多くの割込み要求
が同じに行なわれた時の、それらの優先順位か示されて
いる。

表　　　　　Ｂ Ｉ　Ｎ　７１　　　　位相割込み〈線路１１３）［Ｎ　
Ｔ　２　　　　緊急停止（線路１４８）インタバル割込
み（線路９６） ＢＳ割込み（線路１４０） ５ｍｓｅｃ割込み（線路１０日） 特に第１図および第４図において、ディジタル−アナロ
グ変換回路２３は、マイクロプロセッサ装置３０からデ
ータバス１７０を経て８ピツ１〜バイトのデータを受け
ると共に、３つの選択ピッ１〜ＡＢＯ−ＡＢ２を受ける
。回路２３にはまた、バス１７０上のデータを６つの８
ビツトＤ／Ａ変換器１７２−１７７の１つにロードする
ための、書込み制御線路（ＷＲ）６’３も用いられてい
る。どのＤ’／Ａ変換器１７２−１７７がデータを受け
るべきかの選択線路ＡＢＯ−ＡＢ２によって決定される
。

回路２３は、５つのデ゛イジタル指令ワードを周期的に
受ける。これらの指令ワードの最初のものは８ビット磁
束指令で、磁束Ｄ／Ａ変換器１７２にロードされ、演算
増幅器１７日の出力に、高速前進モータ５が必要とする
モータ磁束の量を指示する対応したアナログ信号を発生
させる。同様にして、８ビツトトルク指令はトルクＤ／
Ａ変換器１７３にロードされて、演算増幅器１８０の出
力に、高速前進モータ５が必要とするトルク量を指示す
る対応したアナログ信号を発生させる。残余の２つの指
令信号は基準角くθ）を指示する。第１の８ヒツト指令
はこの角の正弦（ｓｉｎθ）であり、第２のものはこの
角の余弦（ＣＯｓθ）である。

ｓｉｎθ指令はＳＩＮ　　Ｄ／Ａ変換器１７５　Ｊ５よ
び１７７にロードされｃｏｓθ指令はＣＯ３Ｄ／Ａ変換
器１７４および１７６にロードされる。アナログ磁束指
令信号はＤ／Ａ変換器１７４および１７５の基準入力に
印加され、アナログトルク指令信号は［）／Ａ変換器１
７６ｃｔ５よび１７７の基準入力に印加される。演算増
幅器１８１のアナログ出力信号は指令されたモータ磁束
とｃｏｓθとの積に任例し、演算増幅器１８２の出力は
指令されたモータ磁束とｓｉｎθとの積に比例する。同
様にして、演算増幅器１８３からのアナログ出力信号は
指令されたモータトルクとＣＯＳθとの積に比例し、演
算増幅器１８４の出力は指令されたモータトルクとｓｉ
ｎθとの積に比例する。増幅器１８２および１８３の出
力は演算増幅器１８６によって加算されて、線路２６上
の電流指令信号 （［ａｃｏｓ（θ−Φ））を与える。増幅器１８１の出
ノｊは増幅器１８７によって反転され、増幅器１８７．
１８４．１８６の出力は演算増幅器１８５によって加算
されて線路２７上の電流指令信号（Ｉｏｃｏｓ（θ−Φ
−１２０’））を与える。

前述のように、これら２つの電流指令信号はパルス幅変
調器１日および２０を駆動して、高速前進モータ５の速
度とトルクとを制御する。

Ｕと１丘− 特に第１図および第５Ａ図において、マイクロプロセッ
サ装置３０は、スライダ２を第５Ａ図に示されている水
熱位置から工作物２００まで高速前進モータ５によって
移動させるようにプログラムされている。機械の動作サ
イクルのこの部分は、必要ではあるが非生産的である。

本発明の目的は、この高速移動に要する時間を最小化す
ることである。

本発明の制御装置は、まずスライダ２を可能な最大加速
度で、所望の高速移動速度に達するまで加速することに
よって、これを達成する。移動のこの加速部分は第５Ａ
図の曲線２０１によって示されており、曲線２０１は機
械１およびその制御の状態によって４ノ−イクル毎に変
化する。このような変化は曲線２０１Ａによって示され
ているが、その場合の加速度はそれほど大きくない。こ
のような変化は、線間電圧の変動または妨害などの因子
によって生じる。加速能力の変化はまた、機械の摩耗お
よび温度などの因子により、長期的にも起こりうる。

それぞれのサイクルの加速部分において、制御装置は機
械の性能を示すデータを記憶せしめられる。このデータ
には、スライダ２を所望速度まで加速するのに要する距
離（ΔＤ）、および加速中のスライダ２の選択された語
位置にお（プる速度を示す数表が含まれる。

加速距ｌ１ｉｌＩ（ΔＤ）は、スライダ２が工作物２０
０の所で停止するものとした時、スライダ２がいつ減速
を開始すべきかを決定するのに用いられる。実施例にお
いては、この距離の１．５倍の距離で装置が減速を十分
な余裕をもって行ないうるように保証しているが、こめ
因数はもちろん状況によって変更されうる。高速前進移
動の終点から減速距離（１，５ΔＤ〉を減すると、減速
が開始されるべき絶対的機械位置が得られる。スライダ
２がこの減速点に到達すると、スライダ２を工作物２０
０の所で停止させるためのシーケンスが開始される。

減速過程においては、移動の加速部分において記憶され
た速度数表が、スライダ２を滑らかに終点で停止させる
ために使用される。特に第１図、第５Ｂ図、および第５
Ｃ図において、加速中のスライダ速度は、固定増分距離
（ｄ　）を通過するのに要する時間を測定することによ
って決定される。

距離（ｄ　）はインタバルカウンタ８５（第３Ａ図）に
よって測定され、この距離を通過するのに要する時間（
ΔＴ）はタイマカウンタ９９（第３Ａ図）によって測定
される。測定された時間間隔（△Ｔ１、△Ｔ２、・・・
・・・△Ｔｎ）は、マイクロプロセッサ装置３０内のＲ
Ａ　Ｍメモリ５１の一部をなす速度表２０２内に順次記
憶される。減速中においては、これらの値が逆の順序で
読出され、移動時間中のスライダ速度を制御するのに使
用される。換言すれば、減速中に記憶されている速度曲
線の鏡像が再生されるのである。

この減速曲線は、１．５の１保証」囚数倍に拡大される
。これはソフトウェアによっても行なわれうるが、実施
例においてはエンコーダインタフェース回路（第３Ａ図
）内のハードウェアによって行なわれている。さらに詳
述すれば、減速が開始された時ＭＵＬＴ制御線路９４が
有効化されて、インタバルカウンタ８５およびプレスケ
ーラ９３の変更を行なう。例えば、もしＭＳＢマルチプ
レクサ９１が、カウンタ８５によりインタバル割込みか
発生せしめられる前に距離（ｄ）の通過が行なわれるよ
うに、４ピツトラツチ８３によつく一セットされている
ならば、ＬＳＢマルチプレクサ９０はインタバルカウン
タ８５から０．５６の出力を得るようにセットされる。

これらの出力はナントゲート９２によって加算されて、
スライダ２が１．５ｄ移動した時インタバル割込みを生
せしめる。従って、速度表２０２から値が読出されて距
１ｉｆｆ（ｄ）上における速度の制御に用いられる時、
スライダ２は次の値が読出されて新しい速度が実現され
る前に実際には１．５ｄ移動する。

プレスケーラ９３もＭＵＬＴ制御線路９４によって変更
を受け、１．５の保証因数を乗算された時間を発生づる
。測定時間の変更が必要なのは、帰ｉＮ目的のためのス
ライダ速度の計算が必要されているからである。この乗
算は、マイクロプロセッサ３５によっても行なわれつる
が、実施例においてはプレスケーラ９３のモジュールを
変更して同じ結果を１ｑるにうにするのが便宜である。

特に第１図および第３Ａ図において、スライダ２が加速
されて速度が増大づると、距離（ｄ　）を通過するのに
要Ｊる時間間隔は減少覆る。マイクロプロセッサ３５は
、他のプロセッシングからインクパルカウンタ８５が出
力を発生する毎に割込みを受（ブるので、割込みの割合
は速度とともに増加し、間もなく、マイクロプロセラ゛
す３５に対する過鉦の負担になる。本発明の１つの重要
な特徴は、増分式位置帰還回路の分解能を調節して、割
込み間の時間間隔を扱いやすい限度内に留める手段を提
供していることである。

引続き第１図Ｊ５よび第３Ａ図において、インタバルカ
ウンタ８５がインタバル割込みを発生する前にスライダ
２が移動すべき距離（ｄ　）は、マルチプレクサ９０お
よび９１によって決定される。

４ピツ１ヘラツチ８３に記憶されている３ビツトのイン
タバル数は、ＭＳＢマルヂプレク→太９１を動作させて
、１０ビツト・インタバルカウンタ８５の８つの最上位
出ノｊの１つを選択する。スライダ２が光学式エンコー
タ１１を十分な回数だ（プリーイクルさせると、選択さ
れ７ｊカウンタ出力から「１」が出力され、ＭＳＢマル
ヂプレクサ９１によりプントゲート９２に印加される。

インクパルカウンタ８５は２進カウンタであるから、も
し距Ｍｌ（ｄ）が通過された時ＭＳＢマルチプレクサ９
１に印加される最下位カウンタ出力が高レベルになるも
のとづれば、伯の出力に信号を発生さけるために通過さ
れなりればならない距離は、２ｄ　、　４ｄ　。

８ｄ　、１６（１，３２ｄ　、６４ｄ　、および１２８
ｄとなる。従って、４ビツトラツチ８３に適宜の３ピツ
ｌ〜・インタバル数を書込めば、マイクロプロセッサ−
３５の制御によって、増分式位置帰還回路の分解能を選
択することができる。

第５Ｂ図および第５Ｃ図に示されているように、位置帰
還回路の分解能を制御するこの能力は、スライダ２の加
速中に使用される。加速の最初の部分においては、分解
能は最大値に整定され、インタバル割込みはそれぞれの
距離（ｄ　）毎に行なわれる。その後のインタバル割込
みにおいては、カウンタタイマ９９が読取られ、この距
離（ｄ　）を通過覆るのに要覆る時間間隔（６丁）が速
度表２０２内に記憶される。スライダ速度が増加すると
、測定時間間隔Δ王は短くなり、それが下限に達づると
、マイクロプロセッサ装＠３０は新しいインタバル数を
出力して位置帰還回路の分解能を低下させる。その結果
、インタバル割込み間の通過距離は２倍（２ｄ）になり
、時間間隔（Δ丁）は増大する。位置帰還回路の分解能
を低下させるこの工程は、速度がピーク値に達して、割
込み間隔Δ丁を許容しうる状態に保つためにそれ以上の
低下が必要でなくなるまで続けられる。このようにして
位置帰還回路の分解能を変更すれば、時間間隔へＴは１
．２５ミリ秒から２．５ミリ秒までの範囲内に保たれる
。

スライダ２の移動速度は、通過距離（ｄ　、　２ｄ　。

４ｄ、等）を測定された時間間隔Δ丁で除算覆ることに
よって計算される。これらの計算を行なって速度数（Ｖ
ｌ、Ｖ２．Ｖ３．・・・・・・Ｖｎ）を速度表２０２に
記憶させることもできるが、この計算は時間がかかる。

その代わりに、時間間隔（Δ丁）を表２０２から読取っ
て、「非補正」速度数の組を記憶しているルックアップ
・テーブル２０３に対づるポインタとして用いる。次に
、非補正速度数に、位置帰還回路の分解能を整定するた
めに用いられたインタバル数の値に対応した一連の桁送
り操作によって乗算を行なう。例えば、帰還回路が４ｄ
の増分距離を測定するように整定されている時、時間間
隔ΔＴ８が測定されれば、ルックアップ・テーブル２０
３から読取られた非補正速度数は、値を４倍するために
２桁だけ左方へ桁送りされる。

本発明の位置帰還回路から、いくつかの利点が得られる
ことは明らかである。装置は、位置帰還割込み間の間隔
を制御することにより、単一の増分式位置期間トランス
ジューサを用いて、全ての速度において所望の位置分解
能を実現することができる。また、位置帰還割込み間の
時間間隔を適度の範囲内に保持することができる。この
後者の特徴により、機械が高速度になつＣも制御装置は
位置帰還回路からの過度の割込みによって過大な負担を
受（）なくてもすむようになり、また、時間間隔を直接
速度に変換覆るのに必要なルックアップ・デープルの大
きさが減少せしめられる。また、固定周波数データザン
プル装置に通常ｆ」随する吊子化誤差がなくなる。その
ような従来装置においては、最も小さいトランスジユー
ザ間隔内の正確な位置は、］ノノンプルリンの瞬間にお
いて知ることができない。しかし、本発明の実施例にお
いては、間隔転移間の時間間隔が測定される。その結果
、トランスジューサの分解能は、それぞれの速度測定の
精度に影響を与えない。

実施例においては、速度表２０２内に記憶される速度プ
ロファイルの大きさをさらに減少させるためにもう１つ
の特徴が用いられている。さらに詳述すると、（与えら
れた加速度によって）速度が大きくなってくると、イン
タバル割込み間のスライダ速度の変化百分率はしだいに
小さくなり、結果的には、減速中に記憶されているプロ
ファイルを十分な正確さで追跡するために、はと／υど
トルクを変化させる必要がなくなる。従って、高速度に
おいては、速度表への新しい入力がなされる前に何回か
のインタバル割込みが行なわれうる。

インタバル数はカウンタ（ＣＮＴＲ）によって決定され
、このカウンタは速度表２０２に対してそれぞれの入力
が行なわれた後にブレレットされる。

このカウンタ（ＣＮＴＲ）がブレレットされる値は、現
時点におけるスライダ速度によ、って決定さ、れる。

上述の諸機能は、ＰＲＯＭ４６に記憶されているプログ
ラムの指示によって行なわれる。このプログラム命令は
機械飴で書かれており、それらはマイクロプロセツナ３
５によって順次読出されて実行され、制御機能が行なわ
れることになる。

第６図において、制御装置に電力が印加されると、プロ
セスブロック２１０に示されているように、一連の命令
が実行されて、マイクロプロセッサ装置３０のハードウ
ェア要素およびＲＡＭメモリ５１に記憶されているデー
タ構造がイニシャライズされる。次に、ブ１］セスブロ
ック２１１に示されているように割込みｌＮＴ１および
ｌＮＴ２が有効化された後、装置はプロセスブロック２
１２に示されているように、装＠要素に対しであるテス
ト機能を行なうループを繰返Ｊ０以下に述べるように、
マイクロプロレツ゛リー装置３０は、さまざまな制御機
能を割込み要求に応答して実行される割込みサービスル
ーチンによって行なうという点において、主として「割
込み駆動形」のものである。

次に第７図において、位相割込み（ま、高速前進モータ
５の回転子が５．６°回転する毎に行なわれる。位相割
込みサーごスルーチンは、プロセスブロック２１４に示
されているようにまず全ての割込みを無効化し、その後
デシジョンブロック２１５に示されているようにモータ
の方向を決定する。もしモータ５が順方向に回転してい
れば、プロセスブロック２１６（こ示されているように
変数Ｉｓ　Ｉ　ＮＡＲＧｊを更新して、５．６°の回転
の追加を表わり。もしモータ５が逆方向に回転していれ
ば、プロセスブロック２１７に示されているように５Ｉ
ＮＡＲＧを更新して−５，６°の機械的移動を表わづ。

いずれの場合においても新しい５ＩＮＡＲＧの値は次に
、固定子巻線の磁束ベクトルの方向を決定するｓｉｎθ
およびＣＯＳθの新しい値を導き出づのに用いられる。

米国特許第４．．２６６．１７６号に説明されているよ
うに、ｓｉｎθおよびＣＯＳθの値は、一連の角（θ）
にあける正弦波の振幅を表わづ値の表（Ｓ　Ｉ　Ｎ　Ｔ
　Ｂ　Ｌ　）から読取られる。この表（Ｓ［ＮＴＢＬ＞
はＰ　ＲＯＭメモリ４６に記憶されており、変数（Ｓ　
Ｉ　ＮＡＲＧ）はこの表内のインデックスとして用いら
れる。プロセスブロック２１８に示されているように、
ＣＯＳθの値が表（ＳＩＮＴＢＬ）から読出されて、デ
ィジタル−アナログ変換回路２３へ出力される。プロセ
スブロック２１９に示されているように、同じ表（ＳＩ
ＮＴＢＬ＞はｓｉｎθを得るためにも用いられるが、こ
の場合は９０°の位相差を与えるためにインデックス（
Ｓ　Ｉ　ＮＡＲＧ＞から「６４」の片寄りが減算される
。　　ｓｉｎθのこの値はディジタル−アナログ変換器
２３へ出力され、次にプロセスブロック２２０に示され
ているように割込みの有効化が行なわれた後、位相割込
みサービスルーチンは出られる。

以上の説明から、位相割込みサービスルーチンが、高速
前進モータ５の固定子巻線の発生覆る回転磁界を繰返し
“Ｃ前進さける機能を行なうことは明らかである。この
前進すなわち回転は、５．６°の増分にＪ：つて行なわ
れ、その速度は、現時点におけるモータ速度によって決
定される。

第８Ａ図において、制御線路Ｉ　Ｎ　−ｒ　２上におい
て割込み要求が行なわれている時は、プロセスブロック
２２２に示されていように、他の割込みは無効化されて
割込み優先順位エンコーダ１４９（第３Ｂ図）から割込
みベクトルが読取られる。

もし緊急停止が要求されていれば、デシジョンブロック
２２３による決定に従って、装置はプロセスブロック２
２５−２２８７＼分岐を行ない、モータ５および６を停
止せしめ、ブレーキ８を係合せしめ、故障指示を制御盤
３１へ出ノｊりる。−プｊ、もしインタバル割込みが要
求されていれば、デシジョンフロック２２４による決定
に従って、装置はインタバル割込み→ノービスルーチン
へ分岐を行なうか、これについては後に詳述Ｊる。同様
にして、もしＢＳ割込みか要求されていれば、デシジョ
ンブロック２２５による決定【こ従って、装置はＢＳ割
込みサービスルーチンへ分岐を行なうが、これについて
も後に詳述する。

引続き第８Ａ図にＪ５いて、５ミリ秒毎に分周器１０５
（第３Ａ図）により割込み要求が発生せしめられるので
あるが、これはデシジョンブロック２２６（こおいて決
定され、次にデシジョンブロック２２７において検査が
行なわれて、前の５ｍ５ｅｃ割込み要求が完了したかど
うかが決定される。もし完了していれば、プロセスブロ
ック２２８に示されているように当該時点にお（プる割
込みに対してフラッグがレットされ、現時点におけるス
ライダ位置が位置ラッチ１２５および１２６（第３Ｂ図
）から読取られる。その後、路側込みが有効化され、プ
ロセスブロック２２９に示されているように、いくつか
の計算が行なわれる。さらに詳述すると、高速前進モー
タの所望のトルクおよびスリップを与える量だけ、固定
子巻線の磁界を前進させるための値（Δθ）が計算され
る。この値（八〇）は次に変数Ｓ　Ｉ　ＮＡＲＧに加算
され、それが前述のように５ＩＮＴＢＬがらＣＯＳθお
よびｓｉｎθの値を読出づために使用される。

第８Ｂ図においてプロセスブロック２３０に示されてい
るように、次にＣＯＳθおよびｓｉｎθの更新された値
が、ディジタル−アナログ変換回路２３へ出力される。

次に行なわれる機能は、制御装置の動作モードによって
決定される。イニシャライズモードにある時には、スラ
イダ・トランスファマシンは、「原位置」、歯車比、送
り速度、および端部停止位置などの機械的（ま／＜ラメ
ータを確定するための一連のステップを循環せしめられ
る。シＥ　／ｊ　モ＝ト（ｊｏｇ　ｍｏｄｅ）にあるＩ
ｋｉ　Ｇこ【ま、１ｔｉｌ制御装置は制御盤３１から入
力された指令に応答して、スライダ２を指示された位置
へ移動さける。

これらの機能は、本発明とは関係がな（１σ）で゛詳ｊ
ホはしない。

ｒランＪ　モート（”ｒｕｎ　”　ｍｏｄｅ）にある１
１（こ【ま、プロセスブロック２３１の諸命令により、
高速ｉ」進モータの速度およびトルクの初期値が確定さ
れ、ブレーキ８が解放され、高速移動が開始される。

次に、プロレスブロック２３２に示されて０るように、
オーバラップフラッグがリセットされて、５ｍ５ｅｃ割
込みがＦＪ−ヒスされたことが指示される。次に、割込
みを受けたルーチン（こ復帰覆ることにより、５ｍｓ’
ｅｃ割込みは完了する。

以上の説明から、制御装置は５ｍ５ｅｃ毎に高速前進モ
ータの固定子巻線が発生する磁界を前進させることによ
り、所望のモータ磁束とスリップとを与えるようになっ
ていることがわかる。さらに、機械の絶対位置は更新さ
れて、他のプロセスに用いられ、モータ磁束の計算が行
なわれる。

第９Ａ図においては、インタバル割込みが位置帰ｊ！回
路により発生せしめられる毎に、インタバル割込みルー
チンが実行される。デシジョンブロック−２４０−２４
３に示されているように、まず１組の命令が実行されて
、制御モードが決定される。以下の説明は主として、高
速移動の加速部分に対応する制御モード５と、移動の減
速部分に対応する制御モード７と、について行なわれる
。モード６は高速移動の一定速度部分に対応しており、
°このモードではプロセス１０ツク２４４の制御アルゴ
リズムが実行される。この制御アルゴリズムは測定速度
と指令速度との差を計算し、この誤差にこの誤差の時間
積分を加算したものに比例した指令トルクを発生させる
。

次に第９Ｂ図において、高速前進モータ５の加速中にお
いては、装置は制御モード５にあり、このモードにおい
ては最大のモータトルクが発生せしめられ、速度プロフ
ァイルが形成される。プロセスブロック２４５に示され
ているように、それぞれのインタバル割込みの後にまず
行なわれる機能は、スライダ２を停止させるために必要
な減速距離を更新することである。この距離 （ＤＥＣＥＬＤ＞は、それぞれが当該時点における増分
的帰還距離の１．５倍に等しい増分距離（ＳＤＩＳＴ）
を累算することによって計算される。次に、プロセスブ
ロック２４６に示されているようにカウンタ（ＣＮＴＲ
）が減少せしめられ、デシジョンブロック２４７におい
てそれがゼロになったかどうかを決定する検査が行なわ
れる。前述のように、カウンタ（ＣＮＴＲ）は、速度表
２０２への高速入力数を少なくするために使用されるも
ので、ゼロまでカウントダウンされると、プロセスブロ
ック２４８に示されているように、時間間隔（ΔＴｎ）
が８進ラツチ１００から読取られて速度表２０２に記憶
される。また、ＰＲＯＭメモリ４６内に記憶されている
表（ＣＮ　Ｔ　Ｔ　Ｂ　Ｌ　）　カＩＥ）、カウンタ（
ＣＮＴＲ）（７）新しい値が取出される。

プロレスブロック２４日に示されているように、次に目
標の終点の値（王ＥＭＰ）が計算されてＲＡＭメモリに
記憶される。この目標の終点は、ラッチ１２５および１
２６く第３Ｂ図）から得られる現時点のスライダ位置に
現時点の減速距離（ＤＥＣＥＬＤ）と小さい安全裕度と
の和を加算してδ１絆される。この計算値（ＴＥＭＰ）
は次に、デシジョンブロック２５０に示されているよう
に、高速移動の所望の終点と比較され、もしそれが所望
の終点に等しいかまたはそれより大であれば、加速は終
了せしめられる。デシジョンブロック２５１に示されて
いるように、高速前進モータ５がプログラムさ：Ｉｔだ
高速移動速度に達した場合にも、加速は終了せしめられ
る。いずれの場合においても、ΔＴｎは制御モード６に
入った時の指令速度を得るために利用され、ＣＮＴＲの
値は制御モード７において用いられるように調節され、
３３割込みは有効化され（第３Ｂ図のフリップフロップ
１４３）　、減速が開始されるべぎ位置（ＥＮＤ　　Ｐ
ＯＩＮｌ−−ＤＥＣＥＬＤ）がラッチ１３０および１３
１（第３Ｂ図）へ出力され、制御モードが「６」ヘスイ
ッチされることによって高速移動の一定速度部分が指示
される。次に、プロレスブロック２５２に示されている
ように、所望速度のためのトルクが３１算されて、プロ
セスブロック２５３に示されているようにディジタル−
アナログ変換回路２３へ出力される。

もし、デシジョンブロック２５０および２５１にお（プ
る決定に従って加速が継続される場合には、デシジョン
ブロック２５５において位置帰還回路の分解能が低下せ
しめられるべきか否かを決定するための検査が行なわれ
る。これは、Ｒし新しい時間間隔（△Ｔｎ）を下限時間
（１，２５ミリ秒）と比較することによって行なわれる
。もし下限時間より小さけれは、４ヒツトラツチ８３（
第３Ａ図）へ大きいインタバル数が出力されることによ
って位置帰還回路の分解能が低下せしめられる。

４ヒツトラツチ８３は次のインタバル割込みが行なわれ
る前に、インタバルカウンタ８５に累算されたカウント
を２倍にする。プロレスブロック２５６に示されている
ように、増分帰還信号の変化を表わづために増分距離（
ＳＤＩＳＴ）も２倍され、変数（Ａ）が増加せしめられ
、またカウンタ（ＣＮＴＲ）が１にセットされる。変数
（Ａ）は、カウンタ値（ＣＮＴＲ）を前述のようにレッ
トするために使用される表（ＣＮＴＴＢＬ）に対する、
インデ゛ツクスとして用いられる。

第３Ｂ図および第９Ａ図において、装置は、ＢＳ割込み
が行なわれるまで、高速移動の一定速度部分（モード６
）に留まる。前述のように、この割込みはスライダ２が
ラッチ１３０および１３１に記憶されている減速点（Ｅ
ＮＤＰＯＩＮＴ−ＤＥＣＦＬＤ）に到達して時打なわれ
る。この到達は比較器１２４によって検出される。

次に第１０図において、ＢＳ割込みサービスルーチンが
実行される時は、減速を開始させるためにいくつかの機
能が行なわれる。プロセスブロック２６０に示されてい
るように、これらの機能には、七〜り速度を、速度表２
０２からの最後の入力によって指示されている値に整定
するための、モータ磁束およびモータの最大減速トルク
を計算することが含まれている。次に、プロレスブロッ
ク２６２に示されているように、磁束およびトルク指令
がディジタル−アナログ変換器２３へ出力されて、減速
が開始される。次に、プロセスブロック２６３に示され
ているように制御モードが１７」にセットされ、割込み
が有効化された後、割込みサービスルーチンが実行され
る。

再び第９Ａ図において、次のインタバル割込みが行なわ
れると、装置は制御モード７になり、デシジョンブロッ
ク２４２において分岐が行なわれる。次に、プロセスブ
ロック２６５によって制御アルゴリズムか実行されて、
速度ループが閉じられ、プロセスブロック２６６に示さ
れているＪ：うにカウンタ（ＣＮＴＲ）が減少せしめら
れる。デシジョンブロック２６７の決定によって、カウ
ンタ（ＣＮＴＲ）がゼロでなければ、割込みサービスは
完了する。そうでない場合は、デシジョンブロック２６
８において、速度表２０２からの最後の入力が処理され
て減速が完了したか否かを決定するための検査が行なわ
れる。もし完了していれば、プロセスブロック２６日に
示されているように、停止磁束およびトルクが計算され
てティシタルーアナログ変換回路２３へ出力される。次
に、プロレスブロック２７０に示されているように、制
御モードが「０」にセットされ、割込みリービスは完了
する。モード「０」はｒ　Ｎ　Ｕ　’Ｌ　ｊモードであ
って、このモードにおいてはインタバル割込みが行なわ
れても、いかなる機能も行なわれない。

減速工程においては、速度表２０２に記憶されている値
（△Ｔｎ）は逆の順序で読出され、モータ速度を制御す
るために使用される。第９Ａ図において、カウンタ（Ｃ
ＮＴＲ）がゼロである時は、２７１において速度表ポイ
ンタ（ＴＢＬ）が減少せしめられて表２０２から次の値
ΔＴ（ｎ−１）が読取られ、デシジョンブロック２７２
において最終入力に到達したか否かを決定するだめの検
査が行なわれる。最終入力に到達していれば、２７３に
示されているように表終了フラッグがセットされる。い
ずれの場合においても、デシジョンブロック２７４にお
いて現時点での速度表からの入力（ΔＴ（ＩＩ−１＞）
が下限時間（１，２５ミリ秒）と比較され、位置帰還回
路の分解能が増大せしめられるべきであるか否かが決定
される。

もし増大せしめられるへきである場合には、減少せしめ
られたインタバル数が４ビツトラツチ８３（第３Ａ図）
へ出力され、このラッチはインタバル割込みを発生ずる
のに要覆る距離を減少せしめる。プロセスブロック２７
５に示されているように、変数Ａもモータ速度の減少を
表ね寸ように減少せしめられ、カウンタ（ＣＮＴＲ）は
「１」にセラ１〜される。もしデシジョンブロック２７
４において上限に達していないことが決定されれば。

カウンタ（ＣＮＴＲ）は、当該時点における速度に適す
る表（ＣＮ　Ｔ　Ｔ　Ｂ　Ｌ　）からの値にブレセラ１
〜される。減速は継続されてカウンタ（ＣＮＴＲ）はカ
ウントダウンせしめられ、速度表２０２へのそれぞれの
入力が速度制御のために用いられる。

以上において説明された本発明が、多くの異なつたモー
タ制御装置に用いうろことは明らかである。ここにはス
ライダ・トランスファマシンを開示したが、本発明は可
動要素を有づ−る他の機械にも適用できる。さらに、実
施例においては誘導モータが使用されているが、他の形
式の交流および直流モータを可動機械要素の駆動に使用
づることもでき、空気圧または液圧によって動作する非
電気的モータを使用することもできる。

マイクロプロセッリ′３５　　　７ｉ１ｏｇ製の８ビツ
トマイク［］プロセッサＺ−８０ ＣＴＣ４３Ｚｉｌｏｇ製のＺ−８０用カ・ンンタタイマ
回路 ＰＲＯＭ４６　　　　　　　　　ＳｉｇｎｅＬｉｃｓ、
　　Ｉｎｃ、製の２に×８バイポーラＰＲＯＭ、３状態
出力形 ２８１９１ ＲＡＭ５１　　　　　　　　　１−１ａｒｒｉｓ　　ｃ
ｏｒｐｏｒａｔｉｏｎ製の４ＫＸ１ＣＭＯＳスタティッ
クＲＡＭ　　ＨＭ−５０４ ゲート５７　　　　　　　　　　　Ｎａｔｉｏｎａｌ　
Ｓｅｍ１ｃｏｎｄｕｃｔｏｒ、　　Ｉｎｃ、製の８ヒツ
ト形２方向性バツフア／ライ ントライバ　８３０７１１ Ｄ／Ａインタフェース５６　　　Ａｄｖａｎｃｅｄ　１
ｖｊｉｃｒｏｄｅｖｉｃｅ、　　ｌ　ｎｃ、製の３個の
４ビツト高速差動ライントライ バ　Ａｍ　２６ＬＳ３１ 制御盤インタフェース６１　２個の８ビツトＤ形ラツヂ
５Ｎ７４ＬＳ３７４，２個の４ビツト 差動ラインレシ一バＡｍ　２６ＬＳ３２、および１個の
４ビツト差動ライントラ イバＡＩＩ＋２６ＬＳ３１ ８ビットラツヂ８０．　１００　　Ｔｅｘａｓ　　Ｉｎ
ｓｔｒｕｍｅｎｔｓ、　　、Ｉｎｃ、製の８ビツトＤ形
ラツヂＳＮ’７４Ｌ８３７４４ビツトラツチ８３　　　
　　１−ｅｘａｓ　　ｌ　ｎｓｔｒｕｍｅｎｔｓ製の１
個の４ビツト・ユニバーサル・シフトレジスタ ＳＮ７４ＬＳ１９４ マルチブレクリ９Ｑ、　９７．　　Ｔｅｘａｓ　　■ｎ
ｓｔｒｕｍｅｎｔｓ、　　ｈｔｃ、製のデ１３５　　　
−タセレクタ／マルチブレクザ５Ｎ７４ＬＳ１５１ インタバルカウンタ８５　　　△ｄｖａｎｃｅｄ　Ｍｉ
ｃｒｏ　　Ｄｅｖｉｃｅｓ、　　Ｉｎｃ。

製の３個の同期形４ピッ１〜２進アツブダウンカウンク
Δｍ　７４Ｌ３６６９ 位相カウンタ１１１　　　　３個の４ピツ１〜力ウンタ
Ａｍ７４ＬＳ６９ プレスケーラ９３　　　　　１個の４ピツ１ヘ力ウンタ
Ａｍ　７４Ｌ３６６つ タイマカウンタ９９　　　　　３　Ｋｌの４ビツト力ウ
ンタＡｍ７４ＬＳ６９ 分周器１０５　　　　　　　４個の４ピツ１〜力ウンタ
Ａｍ７４１Ｓ６９ ラッチ１３Ｑ、　　１３１．　　　１−ｅｘａｓ　　ｉ
ｎｓｔｒｕｍｅｎｔｓ、　　Ｉｎｃ、製の８１２５．１
２８　　　　　ビットＤ形うッチ５Ｎ７ｄＬＳ３７／１
比較器１２４　　　　　　　　　Ｔ　ｅｘａｓ　　ｆ　
ｎｓｔｒｕｍｅｎｔｓ製の４個の４ピツ［〜振幅比較器
５Ｎ７４ＬＳ８５ 位置カウンタ１２１　　　　５個の４ピッ１ヘカウンタ
Ａｎ＋７４Ｌ３６９ Ｄ／Ａ変換器１７２−１７７　　Ｎａｔｉｏｎａｌ　Ｓ
ｅｍ１ｃｏｎｄｕｃｔｏｒ、　　Ｉｎｃ、製の、８ヒツ
１へ・マイクロプロセッサに適合する複式バッファ形Ｄ
／Ａ変換器 ＤＡＣＯ８３２ 演算増幅器１７９−１８７　　　Ｔｅｘａｓ　　Ｉｎｓ
ｔｒｕｍｅｎｔｓ、　　Ｉｎｃ、製のＪＦＥＴ入力演算
増幅器Ｔ１−０８４ ＣＮ

【図面の簡単な説明】

第１図は、本弁明を用いた制御装置のブロック図である
。 第２図は、第１図の制御装置の一部をなしているマイク
ロプロセッサ装置の電気的概略図である。 第３Ａ図および第３Ｂ図は、’ａ２図の装置一部をなし
ているエンコーダインタフェース、ｌ−３よび割込みハ
ンドラ回路の電気的概略図である。 第４図は、第１図の制御装置の一部をなしているティシ
タルーアナログ変換回路の電気的）１ｘ略図である。 第５Ａ図は、高速移動速度プロファイルのグラフ表示で
、・第１図の制御装置の動作を説明するのに用いられる
。 第５　Ｂ図は、第５Ａ図のプロファイルの加速部分のグ
ラフ表示である。 第５Ｃ図は、第１図の制御装置の一部をなしている速度
表の概略図である。 第６図は、第２図のマイクロプロセツサリ−によって実
行されるハックグラウンドプログラムの流れ図である。 第７図は、第２図のマイクロプロセッサによって実行さ
れる位相υｆ込みサービスルーチンの流れ図である。 第８Ａ図Ｊ３よひ＞〕８１３図は、第２図のマイクロプ
ロセッサによって実行される割込みサーごスルーヂンの
流れ図ぐある。 第９Ａ図Ｊ５よひ第９Ｂ図は、第２図のマイクロブロレ
ツ１ノによって実行されるインタバル割込みサービスル
ーチンの流れ図である。 第１０図は、第２図のマイクロプロセッサ−によって実
行される８３割込みサービスルーチンの流れ図である。 １・・・スライダ・トランスノアマシン２・・・スライ
ダ ５・・・高速前進モータ ９．１１・・・光学式エンコーダ １５−１７・・・トランジスタ式駆動モジュール１９−
２１・・・パルス幅変調モジュール２３・・・ディジタ
ル−アナログ変換器３０・・・マイクロプロセッサ装置 ３１・・・制御盤 代理人　浅　利　　　皓 ＦＩＧ、５Ｃ ＦＩＧ、７ 手続補正書（方式） 昭和５９年２月　７日 特許庁長官殿 １、事件の表示 昭和５８　　年特ｆｒＵＢ第　１６４２９２　　　号２
、発明の名称 ３、補正をする者 ！］４イ′１との関係　特、１′１出願人住　　所 ４、代理人 ５、補正命令のロイ」 昭和５９　　年　１月　３１日 ８、補正の内容　　別紙のとおり

Claims (1)

1. 【特許請求の範囲】 〈１）　機械の可動要素制御装置であって、該可動要素
   に連結され該可動要素を移動させるモータと、該モータ
   に結合せしめられ移動指令信号に応答して該モータを動
   作さぜるモータ制御Ｉ装置と、該モータ制御装置に結合
   せしめられ前記可動要素を出発位置から加速して高速移
   動速度にするための移動信号を発生ずる加速制御装置と
   、前記モータ制御装置に結合せしめられ前記可動要素の
   速度を検出して高速移動速度が達成された時指示を与え
   る指示装置と、前記可動要素に結合せしめられ該可動要
   素が出発位置から移動した距離を指示する距離測定装置
   と、前記モータ制御装置に結合せしめられていて前記指
   示装置によって有効化されることにより前記可動要素を
   前記高速移動速度で移動させるための移動指令信号を発
   生する装置と、前記指示装置および前記距離測定装置に
   結合せしめられた計算装置てあって前記可動要素の出発
   位置から高速移動速度に達する位置までの加速中に該可
   動要素が移動する距離の関数である減速位置を計算する
   ための前記計算装置と、前記距離測定装置および前記計
   算装置に結合せしめられた減速制御装置であって前記可
   動要素を高速移動速度から減速させるための前記モータ
   制御装置に対する移動指令信号を該可動要素が前記計算
   された減速位置に到達した時発生する前記減速制御ｌ装
   置と、を備えている、機械の可動要素制御装置。 （２、特許請求の範囲第１項において、前記加速制御装
   置が、速度表記憶装置と、相次ぐ加速部分中において該
   加速制御装置によって発生せしめられた移動を表わす数
   を該速度表記憶装置内に記憶さける装置と、を備えてお
   り、前記減速制御装置が前記可動要素の減速中に前記速
   度表記憶装置から相次ぐ数を読取って移動指令を発生す
   る装置を有している、機械の可動要素制御装置。 （３）　特許請求の範囲第２項において、前記速度表記
   憶装置に記憶せしめられるそれぞれの数がモータ移動の
   現在の増分に要する時間間隔を示している、機械の可動
   要素制御装置。 （４）　特許請求の範囲第３項において、モータ移動の
   前記現在の増分が前記速度表記憶装置内に数を記憶させ
   る前記装置によって変更され、前記可動要素の速度が増
   加するのに伴って該現在の増分が増加ゼしめられるよう
   になっている、機械の可動要素制御装置。 （５）　特許請求の範囲第２項、第３項、第４項のいず
   れかにおいて、前記減速制御装置が前記速度表記憶装置
   から読取ったそれぞれの数を変更することによって前記
   可動要素の減速プロファイルを該可動要素の加速プロフ
   ァイルから変更するようになっている、機械の可動要素
   制御装置。 （６）　増分式位置帰還装置であって、それぞれの帰還
   信号が固定された距離増分を表わず一連の該帰還信号を
   発生ずるためのトランスジューサ装置と、該帰還信号を
   受信して受信した該帰還信号の数を示すカウントを蓄積
   するカウンタ装置と、該カウンタ装置に結合せしめられ
   たセレクタ装置であってその選択入力に受けたインタバ
   ル数に応答してインタバル出力信号を発生するための該
   カウンタ装置の蓄積カウントを選択する動作を行なうよ
   うになっている前記セレクタ装置と、発生した該インタ
   バル出力信号間の時間間隔を測定するタイマ装置と、該
   タイマ装置に結合せしめられ前記セレクタ装置へのイン
   タバル数を発生する動作を行なう調節装置と、を備えて
   おり、該発生するインタバル数が前記測定された時間間
   隔が最小レベルよりも小さくなった時変更され、かつ該
   発生ずるインタバル数が前記測定された時間間隔が最大
   レベルより大きくなった時変更されることによって、前
   記増分式位置帰還装置の分解能が高速度にお（ごては自
   動的に減少せしめられ、低速度においては自動的に増大
   せしめられるようになっている、増分式位置帰還装置。 （７）　特許請求の範囲第６項において、速度計算装置
   であって、補正されていない速度数を記憶するルックア
   ップテーブルと、前記測定された時間間隔を受けるよう
   に結合せしめられ、該時間間隔に応答して該ルックアッ
   プテーブルから対応する前記非補正速度数を読取るよう
   になっている第１計算装置と、該第１計算装置および前
   記調節装置に結合せしめられ、前記ルックアップテーブ
   ルから読取られた前記非補正速度数の値を前記発生した
   インタバル数によって決定される量だけ変更するように
   なっている第２計算装置と、を有する前記速度計算装置
   を備えた、増分式位置帰還装置。 （８）　誘導モータの制御装置であって、指令信号（ｓ
   ｉｎθ）に応答して誘導モータへ供給される電機子電流
   （Ｉ　ｏ　’ｓｉｎθ）を発生するモータ駆動装置と、
   相次ぐθの値におけるｓｉｎθの値を記憶づるための表
   記憶装置１（ＳＩＮＴＢＬ）と、インデックス（ＳＩＮ
   ＡＲＧ）を記憶するための装置と、該インデックス（Ｓ
   ＩＮＡＲ，Ｇ）の値に応答して前記表記憶装置（ＳＩＮ
   ＴＢ’Ｌ）から値を読取りそれを指令信号（ｓｉｎθ）
   として前記モータ駆動装置へ出力する１ｃめの出力装置
   と、前記誘導モータおよび前記インデックス記憶装置に
   結合せ　３しめられた位相割込み装置であって前記誘導
   モータがあらかじめ選択された量（Δθ１〉回転する毎
   に前記記憶されたインデックス（Ｓ　Ｉ　ＮＡＲＧ）を
   対応量だけ変化させる動作を行なう前記位相割込み装置
   と、前記インデックス記憶装置に結合せしめられ前記記
   憶されたインデックス （ＳＩＮＡＲＧ）を周期的に所望のモータトルクおよび
   スリップによって決定される最（Δθ２）だけ変化させ
   る動作を行なう時限割込み装置と、を備えている誘導モ
   ータの制御装置。 （９）　特許請求の範囲第８項において、前記出力装置
   が前記位相割込み装置が前記記憶されたインデックス（
   ＳＩＮＡＲＧ＞を変化させる毎に動作するようになって
   いる、誘導モータの制御装置。 （１０）　特許請求の範囲第８項または第９項において
   、前記出力装置が前記時限割込み装置が前記記憶された
   インデックス（ＳＩＮＡＲＧ）を変化させる毎に動作す
   るようになっている、誘導モータの制御装置。