JPS5913326A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS5913326A JPS5913326A JP57123331A JP12333182A JPS5913326A JP S5913326 A JPS5913326 A JP S5913326A JP 57123331 A JP57123331 A JP 57123331A JP 12333182 A JP12333182 A JP 12333182A JP S5913326 A JPS5913326 A JP S5913326A
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- oxide film
- diffusion
- impurity
- water
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P95/00—Generic processes or apparatus for manufacture or treatments not covered by the other groups of this subclass
Landscapes
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、半導体面上に、紫外線などに敏感な感光性高
分子材料（以下レジストと略す）を塗布し、その上に所
銀のパターンのマスクを重ねて紫外線などを照射した後
、レジストを現像し、そのレジストをマスクとして、エ
ツチングを行なう工程（以下リングラフィ工程と略すン
と次のリングラフィ工程の中間工程で、半導体面上の既
存のパターンが消えて見えなくなった場合において、既
存したパターンを見えるように再生して、次のリングラ
フィ工程を可能にする半導体装置の製造方法に関するも
のである。
分子材料（以下レジストと略す）を塗布し、その上に所
銀のパターンのマスクを重ねて紫外線などを照射した後
、レジストを現像し、そのレジストをマスクとして、エ
ツチングを行なう工程（以下リングラフィ工程と略すン
と次のリングラフィ工程の中間工程で、半導体面上の既
存のパターンが消えて見えなくなった場合において、既
存したパターンを見えるように再生して、次のリングラ
フィ工程を可能にする半導体装置の製造方法に関するも
のである。
従来、半導体装置（たとえばトランジスタや集積回路な
ど）を製造するには、基板の一部へ局部的に不純物を拡
散したり、局部的に酸化したりするなどの必要があり、
これらの微細加工は、リングラフィ技術によって行なわ
れる。たとえばル型またはＰ型のシリコン基板上に部分
的に不純物を拡散したい場合、第１図に示すような工程
を行なう。まず高温酸素中でル型又はＰ型のシリコンウ
ェハー２を熱酸化し、ウェハ−２全面に酸化膜１を形成
する。この酸化膜１の上にレジスト３を塗布し、ガラス
基板４上のマスクパターン５を通して紫外線６により露
光する。その後の現像処理によってレジスト３が局部的
に溶解除去され、エツチング液のふり酸に浸すとレジス
ト膜３のない部分の酸化膜１のみがエツチングされ、レ
ジスト３を現像除去すれば必要な酸化膜１のパターンが
形成される。このようなリングラフィ工程から得られた
酸化膜１の窓を通して、必要な部分のみへの不純物拡散
を行ない不純物拡散層７を形成する。
ど）を製造するには、基板の一部へ局部的に不純物を拡
散したり、局部的に酸化したりするなどの必要があり、
これらの微細加工は、リングラフィ技術によって行なわ
れる。たとえばル型またはＰ型のシリコン基板上に部分
的に不純物を拡散したい場合、第１図に示すような工程
を行なう。まず高温酸素中でル型又はＰ型のシリコンウ
ェハー２を熱酸化し、ウェハ−２全面に酸化膜１を形成
する。この酸化膜１の上にレジスト３を塗布し、ガラス
基板４上のマスクパターン５を通して紫外線６により露
光する。その後の現像処理によってレジスト３が局部的
に溶解除去され、エツチング液のふり酸に浸すとレジス
ト膜３のない部分の酸化膜１のみがエツチングされ、レ
ジスト３を現像除去すれば必要な酸化膜１のパターンが
形成される。このようなリングラフィ工程から得られた
酸化膜１の窓を通して、必要な部分のみへの不純物拡散
を行ない不純物拡散層７を形成する。
次にウェハー憂熱酸化して、全面酸化膜１を形成したの
ち、次のリングラフィ工程に移行する。ところが−途中
の不純物ドーピングあるいは不純物拡散の前処理工程で
の酸化膜エツチングなどの過剰によりパターンが見えに
くくなったりひどいときには全熱みえなくなったりする
ことがある。また熱拡散後にはうつすらと見えていても
、酸化膜形成後に見えなくなってしまうことがある。し
たがって、次のリングラフィ工程では、マスクとの位置
決めをしているシリコンウェハー上のマーカーが見えな
いために、マスク合せができないことになる。このよう
なときは、その半導体を工程中に大ていはすててしまう
。
ち、次のリングラフィ工程に移行する。ところが−途中
の不純物ドーピングあるいは不純物拡散の前処理工程で
の酸化膜エツチングなどの過剰によりパターンが見えに
くくなったりひどいときには全熱みえなくなったりする
ことがある。また熱拡散後にはうつすらと見えていても
、酸化膜形成後に見えなくなってしまうことがある。し
たがって、次のリングラフィ工程では、マスクとの位置
決めをしているシリコンウェハー上のマーカーが見えな
いために、マスク合せができないことになる。このよう
なときは、その半導体を工程中に大ていはすててしまう
。
本発明はかかる欠点を除去したもので、拡散前処理工程
などで一度消えたパターンを再生し、リングラフィ工程
が、前の拡散や酸化工程にひきつづいてできるようにし
たことである。
などで一度消えたパターンを再生し、リングラフィ工程
が、前の拡散や酸化工程にひきつづいてできるようにし
たことである。
以下、実施例をあげ、本発明について具体的に詳述する
。
。
第２図は本発明の実施例を図式化したものであり、拡散
前処理工程で一度消えたパターンを再生し、次のリング
ラフィ工程を可能にする工程の流れ図である。半導体材
料としてＰ型シリコンウェハー２を用いる。第１図点線
枠で示されるリングラフィ工程の後、ル型不純物８をイ
オン打込み装置などでドーピングする。次の不純物拡散
の前処理工程で酸化膜エツチングを過剰に行なうと、シ
リコン面上のパターンが見えにくくなったり見えなくな
ったりする。不純物８を熱拡散すると、シリコン面上の
パターンはほとんど見えない状態になる。
前処理工程で一度消えたパターンを再生し、次のリング
ラフィ工程を可能にする工程の流れ図である。半導体材
料としてＰ型シリコンウェハー２を用いる。第１図点線
枠で示されるリングラフィ工程の後、ル型不純物８をイ
オン打込み装置などでドーピングする。次の不純物拡散
の前処理工程で酸化膜エツチングを過剰に行なうと、シ
リコン面上のパターンが見えにくくなったり見えなくな
ったりする。不純物８を熱拡散すると、シリコン面上の
パターンはほとんど見えない状態になる。
そこで熱拡散により成長した酸化膜を、水で希たくした
７ツ酸で全面エツチングをして取り除き、次に水で希た
くした７ツ酸に対し硝酸を微量（濃度で１％以下程度）
混合したフッ硝酸液での化学的エツチング（以下スティ
ンエツチングと略す）を行なう。このエツチングにより
、Ｐ型、ｎ型領域で着色が若干異なり、数秒後にパター
ンが現われる。次に水洗を行なったあと、アンモニア水
と過酸化水素を水で希たくした混合液を加熱して洗浄を
行なってから水洗し、乾燥して熱酸化をする。最初のス
ティンエツチングで、Ｐ型ンル型による着色の強弱によ
りパターンが現われるが、次のアンモニア水と過酸化水
素水の熱水洗浄処理では、このパターンがあまり見えな
い程度に、着色部のスティン膜がエツチングされる。し
かし最初のスティンエツチングのときついたシリコンウ
ェハー上のＰ型、ｎ型領域の境界部の表面段差は、熱酸
化膜を形成してから次のリングラフィ工程でのレジスト
塗布したのちでも、鱈光機を通してシリコンウェハー面
上のマーカーを見ることができる程度に残っており、露
光可能となる。
７ツ酸で全面エツチングをして取り除き、次に水で希た
くした７ツ酸に対し硝酸を微量（濃度で１％以下程度）
混合したフッ硝酸液での化学的エツチング（以下スティ
ンエツチングと略す）を行なう。このエツチングにより
、Ｐ型、ｎ型領域で着色が若干異なり、数秒後にパター
ンが現われる。次に水洗を行なったあと、アンモニア水
と過酸化水素を水で希たくした混合液を加熱して洗浄を
行なってから水洗し、乾燥して熱酸化をする。最初のス
ティンエツチングで、Ｐ型ンル型による着色の強弱によ
りパターンが現われるが、次のアンモニア水と過酸化水
素水の熱水洗浄処理では、このパターンがあまり見えな
い程度に、着色部のスティン膜がエツチングされる。し
かし最初のスティンエツチングのときついたシリコンウ
ェハー上のＰ型、ｎ型領域の境界部の表面段差は、熱酸
化膜を形成してから次のリングラフィ工程でのレジスト
塗布したのちでも、鱈光機を通してシリコンウェハー面
上のマーカーを見ることができる程度に残っており、露
光可能となる。
また、不純物拡散後には、うつすらとぶターンが見えて
いて熱酸化ｍｌｌ後後見えなくなった場合においても、
全面酸化膜を除去してから、スティンエッチを行ない、
アンモニア水と過酸化水素水の熱水洗浄処理をして、再
度熱酸化膜を形成すれば、次のリングラフィ工程が可能
となる。
いて熱酸化ｍｌｌ後後見えなくなった場合においても、
全面酸化膜を除去してから、スティンエッチを行ない、
アンモニア水と過酸化水素水の熱水洗浄処理をして、再
度熱酸化膜を形成すれば、次のリングラフィ工程が可能
となる。
以上のごとく、本発明は、拡散前処理工程などで一度消
えた半導体面上のパターンな再生し、次のリングラフィ
工程を可能とするばかりでなく、パターン面上に着色に
よる色別を残さないというすぐれた効果をもつ。本実施
例は、化学的エツチング方法としてスティンエツチング
法を用いているが、他の化学的エツチングも同様に適用
できる。実施する半導体材料としては、化学的エツチン
グをおこす材料としては、化学的エツチングおこす材料
であればすべて可能であり、特にそのエツチングによっ
て半導体素子特性を著しく劣化させないような表面によ
る効果が少ないバイポーラトランジスター、ダイオード
、サイリスタ、バルクの電荷移動制御を行なう電界効果
トランジスタなどには十分適用できる。また、金属−酸
化物一半導体の三層構造をもつ電界効果トランジスタに
も適用できるが、半導体表面ダメイジによる電荷移動の
影響を考慮する必要がある。
えた半導体面上のパターンな再生し、次のリングラフィ
工程を可能とするばかりでなく、パターン面上に着色に
よる色別を残さないというすぐれた効果をもつ。本実施
例は、化学的エツチング方法としてスティンエツチング
法を用いているが、他の化学的エツチングも同様に適用
できる。実施する半導体材料としては、化学的エツチン
グをおこす材料としては、化学的エツチングおこす材料
であればすべて可能であり、特にそのエツチングによっ
て半導体素子特性を著しく劣化させないような表面によ
る効果が少ないバイポーラトランジスター、ダイオード
、サイリスタ、バルクの電荷移動制御を行なう電界効果
トランジスタなどには十分適用できる。また、金属−酸
化物一半導体の三層構造をもつ電界効果トランジスタに
も適用できるが、半導体表面ダメイジによる電荷移動の
影響を考慮する必要がある。
第１図は、従来のリングラフィ工程を含む半導体装置の
製造工程の流れ図であり、第２図は本発明による拡散前
処理工程などで一度消えたパターンを再生し、次のリン
グラフィ工程を可能にする工程の流れ図である。 １は醸化膜、２はシリコンウェハー、３はレジスト、４
はガラス基板、５はマスクパターン、６は紫外線、７は
不純物拡散層、８は不純物、点線枠はリングラフィ工程
である。 以 上 出願人 株式会社睡訪精工舎 代理人 弁理士 最上 務 ス 第１図 第２図
製造工程の流れ図であり、第２図は本発明による拡散前
処理工程などで一度消えたパターンを再生し、次のリン
グラフィ工程を可能にする工程の流れ図である。 １は醸化膜、２はシリコンウェハー、３はレジスト、４
はガラス基板、５はマスクパターン、６は紫外線、７は
不純物拡散層、８は不純物、点線枠はリングラフィ工程
である。 以 上 出願人 株式会社睡訪精工舎 代理人 弁理士 最上 務 ス 第１図 第２図
Claims (1)
- リングラフィ工程と次のリングラフィ工程の中間工程に
おいて、一度消失した半導体面上のパターンを再生処理
でパターンの再現をすることを特徴とする半導体装置の
製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57123331A JPS5913326A (ja) | 1982-07-15 | 1982-07-15 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57123331A JPS5913326A (ja) | 1982-07-15 | 1982-07-15 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5913326A true JPS5913326A (ja) | 1984-01-24 |
Family
ID=14857910
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57123331A Pending JPS5913326A (ja) | 1982-07-15 | 1982-07-15 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5913326A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5562996A (en) * | 1990-06-27 | 1996-10-08 | Gunze Limited | Multi-layer films |
-
1982
- 1982-07-15 JP JP57123331A patent/JPS5913326A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5562996A (en) * | 1990-06-27 | 1996-10-08 | Gunze Limited | Multi-layer films |
| US5688456A (en) * | 1990-06-27 | 1997-11-18 | Gunze Limited | Process for preparation of multilayer films |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6841487B2 (en) | Method of manufacturing semiconductor device and flash memory | |
| JPS5913326A (ja) | 半導体装置の製造方法 | |
| JPH03101250A (ja) | 半導体装置の製造方法 | |
| JPS5917865B2 (ja) | ハンドウタイソウチノセイゾウホウホウ | |
| JPS6351373B2 (ja) | ||
| JPH08115865A (ja) | アライメントマークの形成方法 | |
| JP2683847B2 (ja) | 半導体装置の製造方法 | |
| KR0161845B1 (ko) | 트랜치 제조방법 | |
| JPH0846026A (ja) | 素子分離領域を有する半導体装置の製造方法 | |
| JPS60233824A (ja) | 半導体基板の処理方法 | |
| JPH01123471A (ja) | 半導体装置の製造方法 | |
| JPH08111388A (ja) | Ｐドープトオキサイドによるリン（ｐ）の固相拡散法 | |
| JPS5559778A (en) | Method of fabricating semiconductor device | |
| JPH01125938A (ja) | 半導体装置の製造方法 | |
| JPH08213449A (ja) | 半導体装置の製造方法 | |
| JPH0423462A (ja) | 半導体装置の製造方法 | |
| KR100256236B1 (ko) | 전하저장 전극 형성 방법 | |
| JPH06120502A (ja) | 半導体装置の製造方法 | |
| JPS61134015A (ja) | 半導体装置の製造方法 | |
| JPH08167659A (ja) | 半導体装置の製造方法 | |
| JPS60128635A (ja) | 素子分離領域の形成方法 | |
| JPS60130173A (ja) | 半導体装置の製造方法 | |
| JPS62183183A (ja) | サイドウオ−ルの形成方法 | |
| JPH05102134A (ja) | 半導体素子の製造方法 | |
| KR930017148A (ko) | 반도체장치의 제조방법 |