JPS5913371A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS5913371A JPS5913371A JP57122719A JP12271982A JPS5913371A JP S5913371 A JPS5913371 A JP S5913371A JP 57122719 A JP57122719 A JP 57122719A JP 12271982 A JP12271982 A JP 12271982A JP S5913371 A JPS5913371 A JP S5913371A
- Authority
- JP
- Japan
- Prior art keywords
- silicide
- antimony
- molybdenum
- annealing
- added
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
- H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/60—Electrodes characterised by their materials
- H10D64/62—Electrodes ohmically coupled to a semiconductor
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は半導体装置、特に新規の配線材料による配線ヲ
具えた半導体装置に関する。
具えた半導体装置に関する。
近年の集積回路製造技術、取分は微細加工技術の著しい
進歩に伴い、素子間配線及びゲートとして用いるための
新しい材料が要求されている。
進歩に伴い、素子間配線及びゲートとして用いるための
新しい材料が要求されている。
従来用いられているアルミニウムには微細加工が困難と
いう欠点がちシ、ポリシリコンには電気抵抗が高いとい
う欠点があり、これらの欠点の無い高融点金属がこの目
的に合った材料として試みられてきた。
いう欠点がちシ、ポリシリコンには電気抵抗が高いとい
う欠点があり、これらの欠点の無い高融点金属がこの目
的に合った材料として試みられてきた。
特にモリブデンについて広範囲な研究が行なわれてきた
が、以下に述べるような不都合がプロセス上で生ずる。
が、以下に述べるような不都合がプロセス上で生ずる。
すなわちＭＯＳ）ランジスタのソース・ドレイン形成の
ため、砒素をイオン注入し九後、モリブデンを電子ビー
ム蒸着またはスパッタ法による被着を行なった後、トラ
ンジスタの安定化、活性化のため９００℃以上の温度で
熱処理（以下アニールと称する）を行うと、シリサイド
反応が進行し、オーミックコンタクトが取れなくなる。
ため、砒素をイオン注入し九後、モリブデンを電子ビー
ム蒸着またはスパッタ法による被着を行なった後、トラ
ンジスタの安定化、活性化のため９００℃以上の温度で
熱処理（以下アニールと称する）を行うと、シリサイド
反応が進行し、オーミックコンタクトが取れなくなる。
この原因を調べるため、２次イオン質量分析を行なった
結果の一例を第１図に示す。第１図はモリブデンの配線
の劣化状況を二次イオン質量分析によって調べた結果を
示す図であシ、深さ方向のモリブデン、シリコン、砒素
の組成分布を示す。
結果の一例を第１図に示す。第１図はモリブデンの配線
の劣化状況を二次イオン質量分析によって調べた結果を
示す図であシ、深さ方向のモリブデン、シリコン、砒素
の組成分布を示す。
実線はアニーに前、点線はアニール後の分布を示す。第
１図において、アニール後イオン打込した砒素が消失し
ておシ、これがオーミックコンタクトの取れなくなっ几
原因である。モリブデンは全部がシリサイド化しておシ
、砒素の消失の原因はこのシリサイド反応にある。砒素
がかなシ界面付近に残存する場合にも、オーミック不良
の原因は砒素の量のみではなく、ドープ量を単に増やし
ても効果はない。
１図において、アニール後イオン打込した砒素が消失し
ておシ、これがオーミックコンタクトの取れなくなっ几
原因である。モリブデンは全部がシリサイド化しておシ
、砒素の消失の原因はこのシリサイド反応にある。砒素
がかなシ界面付近に残存する場合にも、オーミック不良
の原因は砒素の量のみではなく、ドープ量を単に増やし
ても効果はない。
本発明者は、シリサイドにｎ型ドーパントと考えられる
不純物、特にアンチモン全添加することによシ、このオ
ーミック不良を大幅に抑制することを可能にした。
不純物、特にアンチモン全添加することによシ、このオ
ーミック不良を大幅に抑制することを可能にした。
従って本発明はアニールに対して安定な配線を形成した
半導体装置を得ることを目的とする。
半導体装置を得ることを目的とする。
本発明によるとｎ型シリコンにオーミックコンタクトが
可能な配線材料としてアンチモン−５，１０１８ｃｍ−
３以上含むモリブデンシリサイドを用いることを特徴と
する半導体装置が得られる。
可能な配線材料としてアンチモン−５，１０１８ｃｍ−
３以上含むモリブデンシリサイドを用いることを特徴と
する半導体装置が得られる。
以下、本発明を実施例について説明する。第１図から明
らかなように、シリコン中に存在した砒素はシリサイド
形成に伴ってシリサイド中に移行し、シリサイドが微細
粒径の多結晶であること、及び蒸気圧が高いことに起因
して、系外に蒸発してしまっておシ、シリサイド中に残
留していない。
らかなように、シリコン中に存在した砒素はシリサイド
形成に伴ってシリサイド中に移行し、シリサイドが微細
粒径の多結晶であること、及び蒸気圧が高いことに起因
して、系外に蒸発してしまっておシ、シリサイド中に残
留していない。
本発明者はモリブデンシリサイドの一部の相は半導体で
あることにも原因はあると考え、蒸気圧の低い不純物で
粂るアンチモンをシリサイドに添加する方法を種々試み
た。アニールに対して電極が安定であること、すなわち
、著しいシリサイド反応による配線の段切れ（断線）ｖ
ｉ−防ぐには、デポジションを行う段階においてすでに
シリサイドにしておくことが有効であることが判明し、
スパッタターゲットとしてモリブデンシリサイド（Ｘ線
回折からＭＯＳｉ２と同定される。）ｔ″用いた。
あることにも原因はあると考え、蒸気圧の低い不純物で
粂るアンチモンをシリサイドに添加する方法を種々試み
た。アニールに対して電極が安定であること、すなわち
、著しいシリサイド反応による配線の段切れ（断線）ｖ
ｉ−防ぐには、デポジションを行う段階においてすでに
シリサイドにしておくことが有効であることが判明し、
スパッタターゲットとしてモリブデンシリサイド（Ｘ線
回折からＭＯＳｉ２と同定される。）ｔ″用いた。
すなわち、アニールによって形成するシリサイドではな
く、スパッタデポジシ璽ンによるシリサイドを配線材料
、ゲート材料として用いた。従って、このシリサイド中
にアンチモンを添加するため、モリブデンシリサイドタ
ーゲット製造の際にアンチモンｔ−１０ｃｒｎ 以上
、すなわち約０．１ｐｐ ｎａ以上を加えターゲットを
作成した。周知のように、砒素はシリコン中での拡散速
度が小さいｎ型添加物として用いられているが、アンチ
モンも砒素に近い拡散速度を有し、シリコン側に対して
、アニール時の拡散による悪影響を与えない。
く、スパッタデポジシ璽ンによるシリサイドを配線材料
、ゲート材料として用いた。従って、このシリサイド中
にアンチモンを添加するため、モリブデンシリサイドタ
ーゲット製造の際にアンチモンｔ−１０ｃｒｎ 以上
、すなわち約０．１ｐｐ ｎａ以上を加えターゲットを
作成した。周知のように、砒素はシリコン中での拡散速
度が小さいｎ型添加物として用いられているが、アンチ
モンも砒素に近い拡散速度を有し、シリコン側に対して
、アニール時の拡散による悪影響を与えない。
尚アンチモン添加のモリブデンシリサイド形成の方法は
上記の方法に限定されず、共スパッタ法、あるいは電子
ビーム蒸着法によってもよい。また本発明はｎ型コンタ
クト部に対しオーミックコンタクトラ可能な配線金具え
た半導体装置をイ尋ることを目的としているので、ｐ型
基板へのコンタクトに対しては及ばない。また、ゲート
材料として共通に用いることは、勿論可能である。
上記の方法に限定されず、共スパッタ法、あるいは電子
ビーム蒸着法によってもよい。また本発明はｎ型コンタ
クト部に対しオーミックコンタクトラ可能な配線金具え
た半導体装置をイ尋ることを目的としているので、ｐ型
基板へのコンタクトに対しては及ばない。また、ゲート
材料として共通に用いることは、勿論可能である。
以上の方法で形成された配線は、１０００℃２０分のア
ニールにも充分耐え、アニール後も低抵抗のオーミック
コンタクトが保たれる。従来の配線材料例えばモリブデ
ンでは６００℃のアニールですでに断線等が生じる。
ニールにも充分耐え、アニール後も低抵抗のオーミック
コンタクトが保たれる。従来の配線材料例えばモリブデ
ンでは６００℃のアニールですでに断線等が生じる。
以上のように、本発明は極めて安定な配線をもつ半導体
装置全提供できる。
装置全提供できる。
第１図はモリブデンの配線の劣化状況を調べた図である
。
。
Claims (1)
- ｎ型シリコンにオーミックコンタクトが可能な配線材料
としてアンチモンｔｌＯｃｒｎ 以上含むモリブデン
シリサイドを用いること全特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57122719A JPS5913371A (ja) | 1982-07-14 | 1982-07-14 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57122719A JPS5913371A (ja) | 1982-07-14 | 1982-07-14 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5913371A true JPS5913371A (ja) | 1984-01-24 |
Family
ID=14842894
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57122719A Pending JPS5913371A (ja) | 1982-07-14 | 1982-07-14 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5913371A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04219928A (ja) * | 1990-12-20 | 1992-08-11 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
-
1982
- 1982-07-14 JP JP57122719A patent/JPS5913371A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04219928A (ja) * | 1990-12-20 | 1992-08-11 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6239452B1 (en) | Self-aligned silicide gate technology for advanced deep submicron MOS device | |
| US20080299720A1 (en) | STABILIZATION OF Ni MONOSILICIDE THIN FILMS IN CMOS DEVICES USING IMPLANTATION OF IONS BEFORE SILICIDATION | |
| JPH10256256A (ja) | 半導体装置の銅金属配線形成方法 | |
| JPH0620116B2 (ja) | ゲート電極およびｃｍｏｓ集積回路の製造方法 | |
| KR100396692B1 (ko) | 반도체 소자의 제조방법 | |
| JP2956583B2 (ja) | 半導体装置とその製造方法 | |
| JP3313432B2 (ja) | 半導体装置及びその製造方法 | |
| JP2004014815A (ja) | 半導体装置及びその製造方法 | |
| JPH07230969A (ja) | 半導体集積回路の製造方法 | |
| US6693001B2 (en) | Process for producing semiconductor integrated circuit device | |
| KR20000042876A (ko) | 반도체 소자의 게이트 전극 형성방법 | |
| US7880221B2 (en) | Forming metal-semiconductor films having different thicknesses within different regions of an electronic device | |
| JPH10199829A (ja) | 半導体装置の製造方法 | |
| JPH0519979B2 (ja) | ||
| US20050118805A1 (en) | Method of fabricating semiconductor integrated circuit device | |
| JPS6226575B2 (ja) | ||
| JPS58138075A (ja) | シリコンｍｏｓ型電界効果トランジスタ及びその製造方法 | |
| CN113178414A (zh) | 碳化硅欧姆接触结构的形成方法及mos晶体管的制备方法 | |
| JPS61230373A (ja) | 半導体装置の製造方法 | |
| JPH0611074B2 (ja) | 半導体装置の製造方法 | |
| JPS60198814A (ja) | 半導体装置の製造方法 | |
| JP2838315B2 (ja) | 半導体装置及びその製造方法 | |
| JPS59177926A (ja) | 半導体装置の製造方法 | |
| JP2009094395A (ja) | 半導体装置およびその製造方法 | |
| KR100270185B1 (ko) | 저저항 티타늄 실리사이드 층 형성 방법 및 그를 포함하는 반도체 디바이스 |