JPS59141237A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS59141237A JPS59141237A JP58015697A JP1569783A JPS59141237A JP S59141237 A JPS59141237 A JP S59141237A JP 58015697 A JP58015697 A JP 58015697A JP 1569783 A JP1569783 A JP 1569783A JP S59141237 A JPS59141237 A JP S59141237A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- complex salt
- semiconductor element
- bonding
- copper
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/073—Connecting or disconnecting of die-attach connectors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/073—Connecting or disconnecting of die-attach connectors
- H10W72/07331—Connecting techniques
- H10W72/07337—Connecting techniques using a polymer adhesive, e.g. an adhesive based on silicone or epoxy
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/30—Die-attach connectors
- H10W72/351—Materials of die-attach connectors
- H10W72/352—Materials of die-attach connectors comprising metals or metalloids, e.g. solders
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/59—Bond pads specially adapted therefor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink
Landscapes
- Die Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明は半導体装置の製造方法、特にそのダイボンデ
ィング方法の改良に関するものである。
ィング方法の改良に関するものである。
従来例での半導体装置製造におけるダイボンディング方
法を第１図および第２図に示しである。
法を第１図および第２図に示しである。
これらの各図において、符号（１）は平板を打抜いて形
成した半導体素子搭載用の金属フレームで、ボンディン
グパット部（２）、フィンガ一部（３ｍ）、（３いタイ
バ一部（４）、外部リード部（５）、連接部（６）、お
よび位置決めガイド穴（７）からな？ておシ、ボンディ
ングバット部（２）の表裏両面には銀メッキ層（８）
、 （９）が形成されている。しかしてこの金属フレー
ム（１）のボンディングバット部（２）上に、裏面金蒸
着層ａ１）をもつ半導体素子［相］をダイボンディング
するのには、まずボンディングバット部（２）上にソル
ダー０渇を介して半導体素子［株］を載置させ、加熱、
なお必要とあれば加圧して融着させるのである。
成した半導体素子搭載用の金属フレームで、ボンディン
グパット部（２）、フィンガ一部（３ｍ）、（３いタイ
バ一部（４）、外部リード部（５）、連接部（６）、お
よび位置決めガイド穴（７）からな？ておシ、ボンディ
ングバット部（２）の表裏両面には銀メッキ層（８）
、 （９）が形成されている。しかしてこの金属フレー
ム（１）のボンディングバット部（２）上に、裏面金蒸
着層ａ１）をもつ半導体素子［相］をダイボンディング
するのには、まずボンディングバット部（２）上にソル
ダー０渇を介して半導体素子［株］を載置させ、加熱、
なお必要とあれば加圧して融着させるのである。
こ＼で前記ソルダーａ渇としては、金糸の材料によるハ
ードソルダー生、錫−鉛系合金を主体とするソフトソル
ダーと、さらにエポキシ樹脂系接着剤によるエボキシボ
゛ンドとがアシ、一般的な金糸のハードソルダーには、
その要求される特性に応じて、シリコン（８１）ｔアン
チモン（Ｓｂ）？ガリウム（Ｇａ）ｌゲルマニウム（Ｇ
ｅ）などの不純物が添加されている場合がある。そして
半導体素子的の裏面の金蒸着層αυは、いわゆる金属学
的に純粋の金であっても、あるいは加熱処理によシ金−
シリコン合金層が介在されていてよく、また前記ソルダ
ーａ湯と同様に不純物を含むこともまれではない。
ードソルダー生、錫−鉛系合金を主体とするソフトソル
ダーと、さらにエポキシ樹脂系接着剤によるエボキシボ
゛ンドとがアシ、一般的な金糸のハードソルダーには、
その要求される特性に応じて、シリコン（８１）ｔアン
チモン（Ｓｂ）？ガリウム（Ｇａ）ｌゲルマニウム（Ｇ
ｅ）などの不純物が添加されている場合がある。そして
半導体素子的の裏面の金蒸着層αυは、いわゆる金属学
的に純粋の金であっても、あるいは加熱処理によシ金−
シリコン合金層が介在されていてよく、また前記ソルダ
ーａ湯と同様に不純物を含むこともまれではない。
このように従来のダイボンディングにあっては、バット
部（２）−銀メッキ層（８）−ソルダー０２−金蒸着層
０υ−半導体素子部によシボンディング系が構成されて
おシ、その接着機構は、半導体素子［相］の基板シリコ
ンと金蒸着層Ｑｌの金とが、Ａｕ−８ｉの共晶合金を形
成し、この共晶合金部が銀メッキ層（８）にいわゆる半
田付けと同様のメカニズムで融着されることにある。
部（２）−銀メッキ層（８）−ソルダー０２−金蒸着層
０υ−半導体素子部によシボンディング系が構成されて
おシ、その接着機構は、半導体素子［相］の基板シリコ
ンと金蒸着層Ｑｌの金とが、Ａｕ−８ｉの共晶合金を形
成し、この共晶合金部が銀メッキ層（８）にいわゆる半
田付けと同様のメカニズムで融着されることにある。
なお前記装置ではダイボンディング後に、半導体素子［
相］の各電極とフィンガ一部（３ａ）、（３ｂ）とを金
線（１２ｍ） 、 （１２ｂ）で接続したのち、環境や
外部からの機械的応力から保護するだめの樹脂封止をな
し、かつ金属フレーム（１）の切離しを所定通シに行な
って完成させるのである。
相］の各電極とフィンガ一部（３ａ）、（３ｂ）とを金
線（１２ｍ） 、 （１２ｂ）で接続したのち、環境や
外部からの機械的応力から保護するだめの樹脂封止をな
し、かつ金属フレーム（１）の切離しを所定通シに行な
って完成させるのである。
しかしてこの従来例のダイボンディング工程に着目する
と、まずソルダーαａによる半田付は性（５ｏｌｄｅｒ
ｂｉ ｌ ｌ ｔｙ ）を確保するため、金属フレーム
（１）のボンディングバット部（２）に銀メッキ層（８
）を必要とし、また半導体素子（！ｐ）の融着に先立っ
てバット部（２）にソルダーａ渇を介在させなければな
らないものであし、前者の銀メッキは貴金属の使用であ
るために高価となシ、加うるにソルダーａ功の介在載置
を含めて加工９組み立てが複雑化し、品質ならびに単価
に多くの影響を及ばずものであった。
と、まずソルダーαａによる半田付は性（５ｏｌｄｅｒ
ｂｉ ｌ ｌ ｔｙ ）を確保するため、金属フレーム
（１）のボンディングバット部（２）に銀メッキ層（８
）を必要とし、また半導体素子（！ｐ）の融着に先立っ
てバット部（２）にソルダーａ渇を介在させなければな
らないものであし、前者の銀メッキは貴金属の使用であ
るために高価となシ、加うるにソルダーａ功の介在載置
を含めて加工９組み立てが複雑化し、品質ならびに単価
に多くの影響を及ばずものであった。
この発明は従来のこのような欠点に鑑み、ボンディング
バット部への半導体素子のダイボンディングを、銀メッ
キ層、並びにソルダーを介在させずに行なうようにした
ものであり、打抜加工された金属フレームのボンディン
グパット部表面を清浄化して錯塩層を形成したのち、充
分な層厚の金蒸着層をもつ半導体素子を載置して加熱し
、かつ必要に応じ加圧して、ボンディングバット部に半
導体素子を接着させるようにしたものである。
バット部への半導体素子のダイボンディングを、銀メッ
キ層、並びにソルダーを介在させずに行なうようにした
ものであり、打抜加工された金属フレームのボンディン
グパット部表面を清浄化して錯塩層を形成したのち、充
分な層厚の金蒸着層をもつ半導体素子を載置して加熱し
、かつ必要に応じ加圧して、ボンディングバット部に半
導体素子を接着させるようにしたものである。
以下、この発明方法の一実施例によるダイボンディング
につき、第３図を参照して詳細に説明する。
につき、第３図を参照して詳細に説明する。
まず前記従来方法にあってバット部（２）に銀メッキ層
（８）を必要とする主たる理由は、金属フレーム（りの
素材が例えば銅の場合（金属フレーム素材としては、銅
ないし銅系の合金、あるいは鉄ないし鉄系の合金を用い
るのが普通である）、この銅は一般に酸化が急速であっ
て、銅面の露出後、直ちに同表面に酸化銅を形成し、か
つダイボンディング時の加熱、すなわち５００ ’Ｏ程
度の加熱によシ昇温されてさらにその酸化が進み、結果
的に銅表面への半田付は接着が不可能になるからであシ
、このために酸化、腐蝕に対し安定で、耐熱性をもつ銀
メッキ層（８）によシ、高温での半田付は性を確保する
ようにしているのである。こ＼でこの酸化などの防止と
しては、別に対象表面をコーティングしたシ、あるいは
還元雰囲気中に保持させるなどの方法があるが、いずれ
もダイボンディングの目的には適合しない。
（８）を必要とする主たる理由は、金属フレーム（りの
素材が例えば銅の場合（金属フレーム素材としては、銅
ないし銅系の合金、あるいは鉄ないし鉄系の合金を用い
るのが普通である）、この銅は一般に酸化が急速であっ
て、銅面の露出後、直ちに同表面に酸化銅を形成し、か
つダイボンディング時の加熱、すなわち５００ ’Ｏ程
度の加熱によシ昇温されてさらにその酸化が進み、結果
的に銅表面への半田付は接着が不可能になるからであシ
、このために酸化、腐蝕に対し安定で、耐熱性をもつ銀
メッキ層（８）によシ、高温での半田付は性を確保する
ようにしているのである。こ＼でこの酸化などの防止と
しては、別に対象表面をコーティングしたシ、あるいは
還元雰囲気中に保持させるなどの方法があるが、いずれ
もダイボンディングの目的には適合しない。
そこでこの発明においては、ボンディングバット部の清
浄化された表面に対して、常温では安定に表面保護をな
し、加熱によって分解、昇華する材料としての錯塩層を
形成させ、これによって同バット部表面の酸化、汚染を
避け、併せてソルダーを必要としない接着を可能にした
ものである。
浄化された表面に対して、常温では安定に表面保護をな
し、加熱によって分解、昇華する材料としての錯塩層を
形成させ、これによって同バット部表面の酸化、汚染を
避け、併せてソルダーを必要としない接着を可能にした
ものである。
すなわち、第３図実施例について、まず銅を素材とした
金属フレーム（りを打抜き形成したのち、これを洗滌し
、かつ表面の酸化物、硫化物を除去する。ついでこれを
商品名［エバブライ） −Ｃｕｌに浸漬してから、３０
秒程度自然乾燥するか、あるいは１００℃程度までの加
熱によシ乾燥させることによシ、清浄化された銅表面、
実施例図にあってボンディングバット部（２）の表面に
錯塩層ａ３を生成させる。そしてこの生成された錯塩は
常温において比較的安定で、１２５℃程度までの耐熱性
を有し、かつ１５０℃以上に昇温することで、表面が酸
化色を呈して分解、昇華することを確認した。また前記
した従来でのソルダーａ３自体を省略するためにと＼で
は半導体素子肋の裏面金蒸着層０υの層厚をおおよそ３
Ｐにさせ、ξれを前記ボンディングバット部（２）の表
面錯塩層α階上に直接載置して、加熱、かつ必要とあれ
ば加圧することによリ、バット部（２）の表面を保護し
ていた錯塩層０ｊは分解、昇華され、ここにボンディン
グパン）部（２）への半導体素子Ｕの良好な融着、すな
わちダイボンディングを達成できた。
金属フレーム（りを打抜き形成したのち、これを洗滌し
、かつ表面の酸化物、硫化物を除去する。ついでこれを
商品名［エバブライ） −Ｃｕｌに浸漬してから、３０
秒程度自然乾燥するか、あるいは１００℃程度までの加
熱によシ乾燥させることによシ、清浄化された銅表面、
実施例図にあってボンディングバット部（２）の表面に
錯塩層ａ３を生成させる。そしてこの生成された錯塩は
常温において比較的安定で、１２５℃程度までの耐熱性
を有し、かつ１５０℃以上に昇温することで、表面が酸
化色を呈して分解、昇華することを確認した。また前記
した従来でのソルダーａ３自体を省略するためにと＼で
は半導体素子肋の裏面金蒸着層０υの層厚をおおよそ３
Ｐにさせ、ξれを前記ボンディングバット部（２）の表
面錯塩層α階上に直接載置して、加熱、かつ必要とあれ
ば加圧することによリ、バット部（２）の表面を保護し
ていた錯塩層０ｊは分解、昇華され、ここにボンディン
グパン）部（２）への半導体素子Ｕの良好な融着、すな
わちダイボンディングを達成できた。
なお前記実施例においては、実質的にトランジスタとし
ての半導体素子のダイボンディングについて述べだが、
他の半導体装置にも適用できることは勿論である。
ての半導体素子のダイボンディングについて述べだが、
他の半導体装置にも適用できることは勿論である。
以上詳述したようにこの発明方法によれば、清浄化され
たボンディングバット部の表面に錯塩層を形成させてそ
の表面保護をなし、この表面錯塩層上に半導体素子の裏
面金蒸着層を直接接触させて加熱することによシ、錯塩
層を分解、昇華させて融着するようにしたから、従来例
に比較してパント部への銀メツキ層形成を必要とせず、
従って高価な貴金属の省略が可能となシ、またソルダー
をも省略できるために、製造工程の簡略化を果すことが
でき、極めて合理的なダイボンディングを達成し得るの
である。
たボンディングバット部の表面に錯塩層を形成させてそ
の表面保護をなし、この表面錯塩層上に半導体素子の裏
面金蒸着層を直接接触させて加熱することによシ、錯塩
層を分解、昇華させて融着するようにしたから、従来例
に比較してパント部への銀メツキ層形成を必要とせず、
従って高価な貴金属の省略が可能となシ、またソルダー
をも省略できるために、製造工程の簡略化を果すことが
でき、極めて合理的なダイボンディングを達成し得るの
である。
第１図は従来例による半導体装置の製造を説明する斜視
図、第２図は同上ダイボンディング工程の説明図、第３
図はこの発明方法の一実施例によるダイボンディング工
程の説明図である。 （１）・・・・金属フレーム、（２）・・・・ボンディ
ングバット部、０−０・・・・半導体素子、０υ・・・
・金蒸着層、峙・・・・錯塩層。 代 理 人 葛 野 信 −１６９
図、第２図は同上ダイボンディング工程の説明図、第３
図はこの発明方法の一実施例によるダイボンディング工
程の説明図である。 （１）・・・・金属フレーム、（２）・・・・ボンディ
ングバット部、０−０・・・・半導体素子、０υ・・・
・金蒸着層、峙・・・・錯塩層。 代 理 人 葛 野 信 −１６９
Claims (1)
- ボンディングパット部上に半導体素子をダイボンディン
グする工程において、前記ボンディングパット部表面を
清浄化させたのち、同パット部表面に錯塩層を形成させ
、ついでとの錯塩層上に前記半導体素子の裏面金蒸着層
を接触載置させ、加熱、なお要すれば加圧して融着させ
ることを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58015697A JPS59141237A (ja) | 1983-02-01 | 1983-02-01 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58015697A JPS59141237A (ja) | 1983-02-01 | 1983-02-01 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59141237A true JPS59141237A (ja) | 1984-08-13 |
Family
ID=11895957
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58015697A Pending JPS59141237A (ja) | 1983-02-01 | 1983-02-01 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59141237A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5780931A (en) * | 1995-06-09 | 1998-07-14 | Mitsubishi Denki Kabushiki Kaisha | Surface mounting semiconductor device and semiconductor mounting component |
-
1983
- 1983-02-01 JP JP58015697A patent/JPS59141237A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5780931A (en) * | 1995-06-09 | 1998-07-14 | Mitsubishi Denki Kabushiki Kaisha | Surface mounting semiconductor device and semiconductor mounting component |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100318818B1 (ko) | 리드프레임에대한보호피막결합 | |
| JPS60257160A (ja) | 半導体装置 | |
| JPS6187396A (ja) | 電子回路装置とその製造方法 | |
| JPS59155950A (ja) | 半導体装置用セラミックパッケージ | |
| US4767049A (en) | Special surfaces for wire bonding | |
| JPS5817649A (ja) | 電子部品パツケ−ジ | |
| JPS6050343B2 (ja) | 半導体装置製造用リ−ドフレ−ム | |
| JPS59141237A (ja) | 半導体装置の製造方法 | |
| JP3402228B2 (ja) | 鉛を含まない錫ベース半田皮膜を有する半導体装置 | |
| JP2966079B2 (ja) | リードフレーム、これを用いた半導体装置および半導体装置の実装方法 | |
| JPH028459B2 (ja) | ||
| JPS6024045A (ja) | 半導体用リ−ドフレ−ム | |
| JPS6214452A (ja) | 半導体用リ−ドフレ−ム | |
| JPH02222567A (ja) | リードフレーム | |
| JPH0793329B2 (ja) | 半導体ペレツトの固定方法 | |
| JPS6050342B2 (ja) | 半導体装置製造用リ−ドフレ−ム | |
| JP2848373B2 (ja) | 半導体装置 | |
| JPS59214247A (ja) | 半導体装置 | |
| JPH0783172B2 (ja) | 配線基板 | |
| JPH02244530A (ja) | 基板型温度ヒューズ及びその製造方法 | |
| JPS601853A (ja) | 半導体用リ−ドフレ−ム | |
| JPS63187655A (ja) | 電子部品用リ−ドフレ−ム | |
| JPS59144160A (ja) | プラスチツク封止型ｉｃ | |
| JPS5916354A (ja) | 半導体装置用リ−ドフレ−ム | |
| JPS6347343B2 (ja) |