JPS5915230B2 - 自動位相制御回路 - Google Patents

Description

【発明の詳細な説明】 本発明は例えば位相変調方式の復調装置に用いられ、１
回当りの制御量が少なく復調搬送波のジッタをより少な
くした自動位相制御回路に関する。

データ通信等に用いる位相変調方式の変復調装置には復
調器の同期検波に用いる復調搬送波を作るため自動位相
制御回路（以下ＡＰＣ回路と呼ぶ）が用いられる。この
種のデジタルＡＰＣ回路では５ 通常入力搬送波に対し
、復調搬送波の位相が遅れているか、進んでいるかを検
出し、その結果に従い、高次クロックにパルスを挿入し
たり、高次ク頭ノクのパルスを削除したりして位相を制
御している。このときのパルスを挿入または削除したこ
１０とによる１回当りの位相制御量はパルスを挿入また
は削除される高次ク頭ノクの周波数と復調搬送波の周波
数との比（分周比）で決定される。一方復調搬送波のジ
ッタは１回当りの位相制御量に依存するため、ジッタを
小さくするためには上記分１５周比を大きくする必要が
あり、いきおい高次クロックの周波数が高くなる。また
高次クロックにパルスを挿入する関係上、この高次ク頭
ノクの３倍以上の周波数の原発振クロックが必要になる
。しかし回路を構成する部品に動作周波数の制限があ２
０ると、原発振ク頭ノクの周波数に制限が生じ、上記分
周比を十分大きくできず、復調搬送波のジッタの増大を
招く。本発明はこのような点を考慮してなされたもので
、パルスの挿入または削除を行なわずに、高次２５クロ
ックの位相シフトを利用して位相制御を行なうことによ
つてジッタを小さくし得る自動位相制御回路を提供する
ものである。

以下図面を参照して本発明の一実施例を説明する。

第１図は本発明による自動位相制御回路を示３０すもの
であるが、点線で囲まれた部分以外は周知の構成である
。１ａ、Ｉｂは搬送波入力端に並列に接続された掛算回
路で、その出力端はローパスフィルタ２ａ、２ｂを介し
て受信論現回路３に接続され、前記ローパスフィルタ２
ａ、２ｂの出力３５端はさらに絶対値比較回路４に接続
され、この絶対値比較回路４の出力端および受信論理回
路３の出力端は極性判別回路５に接続される。

この極性判別回路５の出力端は後述する位相制御部８の
入力端に接続される。またこの位相制御部８の出力端は
分周回路６に接続され、この分周回路６出力端には９０
０位相差回路７に接続され、この９０位相差回路７の各
出力端は前記掛算回路１ａ，１ｂに接続される。前記位
相制御部８には発振器９の出力である原発振クロツクＤ
を入力する９０の位相差回路８１が設けられ、この９０
す位相差回路８１の出力端はチヤネルセレクタ８２の入
力端に接続され、このチヤネルセレクタ８２の出力端は
前記分周回路６に接続されると共に起動パルス発生回路
８３の入力端に接続される。

この起動パルス発生回路８３の入力にはさらに原発振ク
ロツクＤおよびサンプリングパルスＳが加えられる。ま
た起動パルス発生回路８３の出力端はアツプダウンカウ
ンタ８４の入力端に接続され、このアツプダウンカウン
タ８４の出力端は前記チヤネルセレクタ８２の端子Ａ，
Ｂに接続される。さらにＤフリツプフロツプ回路８５が
設けられ、このＤフリツプフロツプ回路８５の入力端Ｄ
は前記極性判別回路５の出力端に接続され、端子ＣＬＫ
にはサンプリングパルスＳが入力され、また出力端子Ｑ
はアツプダウンカウンタ８４の端子Ｕ／Ｄに接続される
。上記９０タ位相差回路８１は、第２図に示すようにＤ
フリツプフロツプ回路８１１，８１２の組合せで構成さ
れる。また起動パルス発生回路８３は４個のＤフリツプ
フロツプ回路８３１，８３２，８３３，８３４と、イン
バータ８３５、アンドゲート８３６とから構成される。
次に動作を説明する。

一般に知られている様にＡＰＣ回路の動作原理はオシロ
スコープに表示した場合の、いわゆるアイパターンの開
きが最大となるように復調搬送波の位相を制御すること
にある。すなわち入力搬送波Ａと復調搬送波Ｂｌ，Ｂ２
を掛算回路１ａ，１ｂで掛算し、ローパスフイルタ２ａ
，２ｂを通して受信論理回路３に導かれる。口ーパスフ
イルタ２ａ，２ｂの出力は位相検波出力Ｃｌ，Ｃ２であ
り、またこの位相検波出力Ｃｌ，Ｃ２はアイパターンと
呼ばれる。この２つのアイパターンの絶対値を絶対値比
較回路４で比較し、その結果を極性判別回路５に導き、
受信論理回路３の出力制御信号で極性判別する。この極
性判別回路５の出力は復調搬送波Ｂｌ，Ｂ２の進みまた
は遅れを表わしており、この出力は位相制御部８に入力
される。この位相制御部８では、信号Ｚの状態に応じて
原発振クロツクＤの分周出力である高次クロツクＦの位
相を進めたり、遅れさせたりして位相制御する。この位
相制御部８の出力Ｆは分周回路６で分周され、さらに９
０８位相差回路７を通り、９００の位相差をもつ２つの
復調搬送波Ｂｌ９Ｂ２となる。ここで位相制御部８の動
作を第３図のタイムチヤートを用いて説明する。

発振器９からの原発振クロツクＤが９０゜位相差回路８
１に入力され、これにより９０が位相差回路８１はそれ
ぞれ９０れづつ位相がずれた４相の出力Ｅ。，Ｅｌ，Ｅ
２，Ｅ３を生じる。この各出力Ｅ。，Ｅｌ，Ｅ２，Ｅ３
がチヤネルセレクタ８２の入力端０，１，２，３に入力
される。このチヤネルセレクタ８２は端子Ａ，Ｂに入力
されるバイナリ入力の状態により、上記入力、ＥＯ，Ｅ
，，Ｅ２，Ｅ３の中の１つを選択し、出力端子Ｙに導く
。つまり位相制御信号Ｚの内容により、高次クロツクＦ
の位相を進みあるいは遅れの方向にシフトする。上記チ
ヤネルセレクタ８２のバイナリ入力Ａ，Ｂの状態はアツ
プダウンカウンタ８４によつて決められ、このアツプダ
ウンカウンタ８４はＤフリツプフロツプ回路８５の出力
Ｈによつでアツプ／ダウン制御され、起動パルス発生回
路８３の出力起動パルスＧの立上りで状態変化する。Ｄ
フリツプフロツプ回路８５のＤ端子には位相制御信号Ｚ
が入力され、クロツク端子にはサンプリングパルスＳが
入力されているので、位相制御信号Ｚはサンプリングパ
ルスＳによりアイパターン中央でサンプリングされ記憶
される。

これによつて出力Ｈが生じるが、このＨは位相制御信号
Ｚの内容つまり進み状態か遅れ状態かによつて極性が異
なる。一方起動パルス発生回路８３にはサンプリングパ
ルスＳ１チヤネルセレクタ８２の出力Ｆおよび原発振ク
ロツクＤが入力され、サンプリングパルスＳが立上つて
から最初のチヤネルセレクタ出力Ｆの立上りで立下り、
その後、原発振クロツクＤの１周期分で立上るところの
起動パルスＧを出力する。

すなわち第２図において、Ｄフリツプフロツプ回路８３
４のＱ出力つまり起動パルスＧがいまゞ １ ″である
とする。

ここでサンプリングパルスＳが立上がるとＤフリツプフ
ロツプ回路８３１のσ出力はゞ １ ″になる。次いで
チヤネルセレクタ８２出力Ｆが立下がるとＤフリツプフ
ロツプ回路８３２のσ出力がゞ １″になり、これによ
つてＤフリツプフロツプ回路８３３のＱ出力力ｔ１ ″
になる。なおこのとき、Ｄフリツプフロツプ回路８３１
はＤフリツプフロツプ回路８３２のＱ出力ゞ ｏ ″に
よりセツトされてζ出力がゞｏｌになる。Ｄフリツプフ
ロツプ回路８３３のｏ出力がゞ １ ″になつたのち、
チヤネルセレクタ８２の出力が立上がると（この直前で
原発振クロツクＤは立上がつている）アンドゲート８３
６の出力がゞ１ ″になり、Ｄフリツプフロツプ回路８
３４のＱ出力は立下つてゞ ｏ″になる。つまり起動パ
ルスＧはゞｏ″になる。これによつてＤフリツブフロツ
プ回路８３３はセツトされてそのσ出力がゞｏ″に反転
するから、原発振クロツクＤの１周期後の立上りでアン
ドゲート８３６の出力が再び立上つたときに、Ｄフリツ
プフロツプ回路８３４のｏ出力つまり起動パルスＧは再
び立上つてゞ １１になる。一方アツプダウンカウンタ
８４は、Ｄフリツプフロツプ回路８５の出力Ｈの内容に
応じて、また起動パルスＧのタイミングで状態が変化す
る如くアツプ／ダウン制御され、その出力がチヤネルセ
レクタ８２の端子Ａ，Ｂに入力される。これによつてチ
ヤネルセレクタ８２はバイナリ入力Ａ，Ｂの値に応じて
入力Ｅ。，Ｅｌ，Ｅ２，Ｅ３のいずれかを選択し出力す
る。たとえば第３図のタイムチヤートに示すように、位
相制御信号Ｚの内容が進みを示している場合、サンプリ
ング信号Ｓの立上りでＤフリツプフロツプ回路８５の出
力Ｈは立下り、起動パルスＧの立上りのタイミングで、
それまでチヤネルセレクタ８２で入力Ｅ２が選ばれてい
たとすれば、入力Ｅ１に切換えて遅相させる。

（第３図イ）逆に位相制御信号Ｚの内容が遅れを示して
いる場合はサンプリング信号Ｓの立上りでＤフリツプフ
ロツプ回路８５の出力Ｈは立上り、起動パルスＧの立上
りのタイミングでチヤネルセレクタ８２はその選択を入
力Ｅ２から入力Ｅ３に切換えて進相させる。（第３図口
）このように復調搬送波の遅れ若しくは進みに対応して
それまでのチヤネルセレクタの出力つまり高次クロツク
Ｆの位相を進相制御若しくは遅相制御する。高次クロツ
クＦの位相シフト量は１回当り原発振クロツクＤの１周
期分であり、したがつてこの高次クロツクＦを分周回路
６で分周して得られる復調搬送波の位相制御量１回当り
、やはり原発振クロツクＤの１周期分となる。以上述べ
たように本発明によれば、復調搬送波等である被位相制
御信号の位相の制御を、原発振クロツクを一般にｎ分周
してｎ相化し、そのうち１つを選択して高次クロツクと
なす如く、いわば高次クロツク位相をシフトすることに
より達成しているので、１回当りの位相制御量を原発振
クロツクの１周期分にできる。したがつて従来のパルス
を挿入または削除して位相制御を行なう方式に比較して
、原発振クロツクが等しい場合、１回当りの位相制御量
は１／３以下となり、ジツタの少い被位相制御信号を得
ることができる。逆に１回当りの位相制御量を従来方式
と同程度に許容するならば、原発振クロツクの周波数を
１／３以下にすることができる。なお位相差回路、起動
パルス発生回路は第２図の例に限らず、他の構成として
もよい。

なおまた原発振クロツクという呼称は高次クロツクより
さらに周波数の高いクロツクという意味で用いたにすぎ
ず、必ずしも原発振器の出力を意味しない。

【図面の簡単な説明】

第１図は本発明の一実施例による自動位相制御回路を示
すプロツクダイヤグラム、第２図は第１図の要部の具体
例を示すプロツクダイヤグラム、第３図は第１図および
第２図に示した自動位相制御回路のタイムチヤートであ
る。 １ａ，１ｂ・・・・・・掛算回路、２ａ，２ｂ・・・・
・・口ーパスフイルタ、３・・・・・・受信論理回路、
４・・・・・・絶対値比較回路、５・・・・・・極性判
別回路、６・・・・・・分周回路、７・・・・・・９０
０位相差回路、８・・・・・・位相制御部、９・・・・
・・発振器、８１・・・・・・９００位相差回路、８２
・・・・・・チヤネルセレクタ、８３・・・・・・起動
パルス発生回路、８４・・・・・・アツプダウンカウン
タ、８５，８１１，８１２，８１３，８３１，８３２，
８３３，８３４・・・・・・Ｄフリツプフロツプ回路、
８３５・・・・・・インバータ、８３６・・・・・・ア
ンドゲート。

Claims (1)

1. 【特許請求の範囲】 １ 原発振クロックをｎ分周し、それぞれ原発振クロッ
   クの１周期だけ位相が異なるｎ個のクロックを得る手段
   と、被位相制御信号の位相の進み若しくは遅れを示す位
   相制御信号にしたがつてアップダウン制御されるアップ
   ダウンカウンタと、前記ｎ個のクロックが入力され、そ
   のうち現在の出力より前記原発振クロックの１周期だけ
   遅相若しくは進相する１個を前記アップダウンカウンタ
   の出力にしたがつて選択出力するチャネルセレクタとを
   具備し、このチャネルセレクタの出力クロックから得ら
   れるところの前記被位相制御信号の位相を制御するよう
   にしたことを特徴とする自動位相制御回路。 ２ アップダウンカウンタのアップダウン制御のタイミ
   ングを現在のチャネルセレクタの出力クロックの立上り
   から原発振クロックの１周期だけ後のタイミングに一致
   するようにしたことを特徴とする特許請求の範囲第１項
   記載の自動位相制御回路。