JPH0217704A - 電圧・電流変換回路 - Google Patents
電圧・電流変換回路Info
- Publication number
- JPH0217704A JPH0217704A JP63166772A JP16677288A JPH0217704A JP H0217704 A JPH0217704 A JP H0217704A JP 63166772 A JP63166772 A JP 63166772A JP 16677288 A JP16677288 A JP 16677288A JP H0217704 A JPH0217704 A JP H0217704A
- Authority
- JP
- Japan
- Prior art keywords
- current
- voltage
- input
- mirror circuit
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/34—DC amplifiers in which all stages are DC-coupled
- H03F3/343—DC amplifiers in which all stages are DC-coupled with semiconductor devices only
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は電圧信号？電流１ち”号に：￥換する電圧・電
流変換回路に係り、特に電圧・電流変換の周波数応答の
劣化を防ぐに好適な電圧・電流変換回路に関する。
流変換回路に係り、特に電圧・電流変換の周波数応答の
劣化を防ぐに好適な電圧・電流変換回路に関する。
従来の電圧・電流変換回路は、特公昭６０−５９７６５
号公報の第１図に示される抵抗とカレント・ミラー回路
より構成される回路が知られており、このトランジスタ
で構成されるカレント・ミラー回路に流れる電流は入力
端子に加えられる電圧のみで決まっていた。
号公報の第１図に示される抵抗とカレント・ミラー回路
より構成される回路が知られており、このトランジスタ
で構成されるカレント・ミラー回路に流れる電流は入力
端子に加えられる電圧のみで決まっていた。
上記従来技術は、トランジスタ素子の電流依存性による
利得帯域幅積の変動が問題となり、印加される直流電圧
が小さ（なった場合にはカレント・ミラー回路を構成す
るトランジスタのコレクタ電流が減少するために、利得
帯域幅積ｆｒも低下して電圧・電流変換における入力電
圧に対する周波数応答が劣化するという問題があった。
利得帯域幅積の変動が問題となり、印加される直流電圧
が小さ（なった場合にはカレント・ミラー回路を構成す
るトランジスタのコレクタ電流が減少するために、利得
帯域幅積ｆｒも低下して電圧・電流変換における入力電
圧に対する周波数応答が劣化するという問題があった。
本発明の目的は、印加される直流電圧が小さ（なっても
電圧・電流変換の周波数応答の劣化を防ぎうる電圧・電
流変換回路？提供するにある。
電圧・電流変換の周波数応答の劣化を防ぎうる電圧・電
流変換回路？提供するにある。
〔０題を解決するための手段〕
上記目的は、トランジスタ等で構成され入力端子に抵抗
を介して信号入力端子を接続して出力端子を信号出力端
子とするカレント・ミラー回路の上記入力端子にバイア
ス用の第１の定電流源を接続し、上記カレント・ミラー
回路の出力端子にバイアス電流分を補正する庚２の定電
流源を接続した電圧・′！！、流震換回路により達成さ
れ、また第１および第２の電圧・電流変換回路の入力電
圧間の同相および差ｗＪ電流と差動電圧を出力する電圧
・電流変換回路の第１および第２のカレント・ミラー回
路の入力端子間に定電流源を接続した電圧・電流変換回
路によＶ達成される。
を介して信号入力端子を接続して出力端子を信号出力端
子とするカレント・ミラー回路の上記入力端子にバイア
ス用の第１の定電流源を接続し、上記カレント・ミラー
回路の出力端子にバイアス電流分を補正する庚２の定電
流源を接続した電圧・′！！、流震換回路により達成さ
れ、また第１および第２の電圧・電流変換回路の入力電
圧間の同相および差ｗＪ電流と差動電圧を出力する電圧
・電流変換回路の第１および第２のカレント・ミラー回
路の入力端子間に定電流源を接続した電圧・電流変換回
路によＶ達成される。
上記′１圧・電流変換回路のカレント・ミラー回路を構
成するトランジスタには上記カレント・ミラー回路の入
力端子に接続した第１の定電流源によってバイアス電流
が流れるため、信号入力端子に印加される直流電圧が小
さ（なっても上記カレント・ミラー回路を構成するトラ
ンジスタにはバイアス電流にほぼ等しい電流が流れるの
で、利得帯域幅積の低下する下限がバイアス電流によつ
°Ｃ決まる値に抑？ａｌｌされて周波数応答の劣化を防
ぎ。
成するトランジスタには上記カレント・ミラー回路の入
力端子に接続した第１の定電流源によってバイアス電流
が流れるため、信号入力端子に印加される直流電圧が小
さ（なっても上記カレント・ミラー回路を構成するトラ
ンジスタにはバイアス電流にほぼ等しい電流が流れるの
で、利得帯域幅積の低下する下限がバイアス電流によつ
°Ｃ決まる値に抑？ａｌｌされて周波数応答の劣化を防
ぎ。
上記カレント・ミラー回路の出力端子に接続した第２の
定を流源によってバイアス電流分を打ち消すように電光
を流すので、信号出力端子には信号出力端子の入力電圧
に応じた１ｔｆｔが得られ、また第１および第２の電圧
・電流回路の入力電圧間の同相および差ａｍ流と差動電
圧を出力する′電圧・電流変換回路の第１および第２の
カレント・ミラー回路の入力端子間に接続した定電流源
によって同様な作用から利得帯域幅積の低下を抑制して
周波応答の劣化を防ぐことができる。
定を流源によってバイアス電流分を打ち消すように電光
を流すので、信号出力端子には信号出力端子の入力電圧
に応じた１ｔｆｔが得られ、また第１および第２の電圧
・電流回路の入力電圧間の同相および差ａｍ流と差動電
圧を出力する′電圧・電流変換回路の第１および第２の
カレント・ミラー回路の入力端子間に接続した定電流源
によって同様な作用から利得帯域幅積の低下を抑制して
周波応答の劣化を防ぐことができる。
以下に本発明の実施例ｌ５１−第１図から第６図により
説明する。
説明する。
第１図は本発明による電圧・電流変換回路の第１の実施
例を示す回路図である。８１図において。
例を示す回路図である。８１図において。
１はＦＬＰｒＬトランジスタＱｌ 、 Ｑ２で構成され
るカレント・ミラー回路、２はカレント・ミラー回路１
を構成するトランジスタＱｔ、Ｑ２Ｙバイアスするため
のバイアス用定電流源、３は定を流源２により発生する
バイアス電流分を補正する定電流源、４は電圧・電流変
換回路の信号出力端子、５は同じく信号入力端子、Ｒ１
は電圧・電流変換係数を決定する抵抗である。
るカレント・ミラー回路、２はカレント・ミラー回路１
を構成するトランジスタＱｔ、Ｑ２Ｙバイアスするため
のバイアス用定電流源、３は定を流源２により発生する
バイアス電流分を補正する定電流源、４は電圧・電流変
換回路の信号出力端子、５は同じく信号入力端子、Ｒ１
は電圧・電流変換係数を決定する抵抗である。
この構成において、いま信号入力端子５に直流電圧ｖＩ
と交流電圧ν寡が印加された場合の入出力特性を求める
。まず交流成分の入出力特性は次式のようになる。
と交流電圧ν寡が印加された場合の入出力特性を求める
。まず交流成分の入出力特性は次式のようになる。
ここでＬ６は電圧・電流変換回路の出方電流の交流成分
、 ’ｃ１ ＊ ’Ｃ２はトランジスタＱｌ、Ｑ２の
コレクタ電流の交流成分、 Ｒ１は抵抗Ｒ，の抵抗値、
ｒ＃１はトランジスタＱ１のエミッタ抵抗、ｈｆ、はト
ランジスタＱ１．゛Ｑ２の電流増幅率である。エミッタ
抵抗ｒ１１はトランジスタＱｔのコレクタ電流の直流成
分をＩＣ’ｌとすると一般に次式のようになる。
、 ’ｃ１ ＊ ’Ｃ２はトランジスタＱｌ、Ｑ２の
コレクタ電流の交流成分、 Ｒ１は抵抗Ｒ，の抵抗値、
ｒ＃１はトランジスタＱ１のエミッタ抵抗、ｈｆ、はト
ランジスタＱ１．゛Ｑ２の電流増幅率である。エミッタ
抵抗ｒ１１はトランジスタＱｔのコレクタ電流の直流成
分をＩＣ’ｌとすると一般に次式のようになる。
”ａｘ ｍ ２６ｍＶ／ Ｉ 、１
（２１また電流増幅率ｈｆ、は６ ｄＢ／
ｏｃｆで低下する周波数領域において一般に次式の関係
がある。
（２１また電流増幅率ｈｆ、は６ ｄＢ／
ｏｃｆで低下する周波数領域において一般に次式の関係
がある。
Ａｆ、〜ｈ／ｆ （３１
ここでｆｒは利得帯域幅積、ｆは使用周波数である。
ここでｆｒは利得帯域幅積、ｆは使用周波数である。
さらに利得帯域幅積ｆｒは一般に第２図に示すトランジ
スタのｆＴ Ｉｃの特性側図のようにコレクタ電流ｒ
ｅが小さくなると、利得帯域幅積ｆＴも小さくなる傾向
にある。このためコレクタ電流の直流成分Ｉｃｔが小さ
（なると、電流増幅率ルｆ、も小さ（なる。
スタのｆＴ Ｉｃの特性側図のようにコレクタ電流ｒ
ｅが小さくなると、利得帯域幅積ｆＴも小さくなる傾向
にある。このためコレクタ電流の直流成分Ｉｃｔが小さ
（なると、電流増幅率ルｆ、も小さ（なる。
そこで（１１式に（２１、（３１式を代入すると次式と
なる。
なる。
（４）式より、トランジスタＱ１のコレクタ電流の直流
成分ＩＣ１が小さくなると、（４）式の分母のエミッタ
抵抗分２６ｍ、Ｖ／Ｉｃｌが太き（なるとともに、 ２
ｆ／ｆ丁も大きくなって電圧・ｔａ変換の周波数応答が
劣化する。
成分ＩＣ１が小さくなると、（４）式の分母のエミッタ
抵抗分２６ｍ、Ｖ／Ｉｃｌが太き（なるとともに、 ２
ｆ／ｆ丁も大きくなって電圧・ｔａ変換の周波数応答が
劣化する。
つぎに直流成分の人出方行性は次式のようになる。
ここでＩｃｉ ＋ Ｉ＋？２はトランジスタＱｌ、Ｑ２
のコレクタ電流の直流成分、 ’ｉ’Ｂｇｘはトランジ
スタＱ１のベース・エミッタ間電圧、 Ｉｂ１ａｚは定
電流源２に流れる電流である。（５）式から明らかなよ
うに定電流源２のバイアス電流Ｉ ｂｉａｓによｆ）、
直流入力電圧ｖＩが小さ（なっても（但しＶＸ≧ＶＢＥ
Ｉ ） 、次式が常に族９旦っ。
のコレクタ電流の直流成分、 ’ｉ’Ｂｇｘはトランジ
スタＱ１のベース・エミッタ間電圧、 Ｉｂ１ａｚは定
電流源２に流れる電流である。（５）式から明らかなよ
うに定電流源２のバイアス電流Ｉ ｂｉａｓによｆ）、
直流入力電圧ｖＩが小さ（なっても（但しＶＸ≧ＶＢＥ
Ｉ ） 、次式が常に族９旦っ。
したがって直流入力電圧■Ｉが小さ（なっても、トラン
ジスタＱ１．Ｑ２のコレクタ電流の直流成分ＩＣ！。
ジスタＱ１．Ｑ２のコレクタ電流の直流成分ＩＣ！。
Ｉｃ２が（６）式の値よりも小さ（なることがないので
。
。
利得帯域幅積ｆｒの最小値も（６）式のコレクタ電流Ｉ
Ｃ１（ｙｐｔｔＢ）、 Ｉｃｚ （ｍｔｎ）の時の利得
帯域幅積ｆＴ（酊ｎ）に抑制され、それ以下に小さ（な
ることがない。
Ｃ１（ｙｐｔｔＢ）、 Ｉｃｚ （ｍｔｎ）の時の利得
帯域幅積ｆＴ（酊ｎ）に抑制され、それ以下に小さ（な
ることがない。
これにより周波数応答の劣化を防ぐことができる。
さらに定電流源３は電圧・ｔｉ変換回路の出力端子４に
現れるオフセット電流の補正を次のように行う。すなわ
ち定電流源３の電流■アを次式のように設定する。
現れるオフセット電流の補正を次のように行う。すなわ
ち定電流源３の電流■アを次式のように設定する。
このとき出力端子４に流れる出力鷲流の直流成分Ｉｏは
（７）式と（５）式により次式のようになる。
（７）式と（５）式により次式のようになる。
Ｉｏ ” Ｉｃｔ Ｉｒ
（８）式により抵抗Ｒ１で決まる直流成分の人出方行性
が得られる。
が得られる。
このように本実施例によれば、カレント・ミラー回路ｌ
の入力にバイアス相定′１流源２′？：接続することＫ
より、トランジスタＱ！、Ｑ２の利得帯域幅積ｆｒの低
下を抑制し、電圧・電流変換回路の周波数応答の劣化を
防ぐことができる。
の入力にバイアス相定′１流源２′？：接続することＫ
より、トランジスタＱ！、Ｑ２の利得帯域幅積ｆｒの低
下を抑制し、電圧・電流変換回路の周波数応答の劣化を
防ぐことができる。
第３図は本発明による電圧・電流変換回路の第２の実施
例を示す回路図である。第３図は第１図のカレント・ミ
ラー回路１を構成するｒＬｐルトランジスタＱｌ 、
Ｑ２ ＹそれぞれｎｐｎトランジスタＱ３とＱ４１Ｑ５
とＱ６にダーリントン化することＫよジ、カレント・ミ
ラー回路ＩＡの直流的な精度の向上をはかった例であり
、その他は第１図と同様である。
例を示す回路図である。第３図は第１図のカレント・ミ
ラー回路１を構成するｒＬｐルトランジスタＱｌ 、
Ｑ２ ＹそれぞれｎｐｎトランジスタＱ３とＱ４１Ｑ５
とＱ６にダーリントン化することＫよジ、カレント・ミ
ラー回路ＩＡの直流的な精度の向上をはかった例であり
、その他は第１図と同様である。
この構成において、トランジスタＱ３ｔ Ｑ４０ベース
・エミッタ１ｌ１１１電圧をＶＢＥ３ ＋ ＶＢＥ４と
し、トランジスタＱａ 、 Ｑ４ ｔ Ｑ５ ｒ Ｑ６
の電流増幅率ｈｆ、とすると、直流成分の入出力特性は
次式のようになる。
・エミッタ１ｌ１１１電圧をＶＢＥ３ ＋ ＶＢＥ４と
し、トランジスタＱａ 、 Ｑ４ ｔ Ｑ５ ｒ Ｑ６
の電流増幅率ｈｆ、とすると、直流成分の入出力特性は
次式のようになる。
ここで定電流源３の電流Ｉｙを次式のように設定する。
このとき次式のような抵抗Ｒ１できまる直流成分の入出
力特性が得られる。
力特性が得られる。
α１）式に示されるように（８）式に対してダーリント
ン化により入出力特性に掛ける項が次のように変わり、
その値が１により近づいて精度が向上する。
ン化により入出力特性に掛ける項が次のように変わり、
その値が１により近づいて精度が向上する。
また第１図と同様に定電流源２により、カレント・ミラ
ー回路１人のトランジスタＱａ 、 Ｑｓがバイアス電
流１ｂｉａｚにバイアスされ、トランジスタＱ４ 、
Ｑｓがバイアス電流１ｂｉａｚの１／ｈｆｔにバイアス
される。
ー回路１人のトランジスタＱａ 、 Ｑｓがバイアス電
流１ｂｉａｚにバイアスされ、トランジスタＱ４ 、
Ｑｓがバイアス電流１ｂｉａｚの１／ｈｆｔにバイアス
される。
これにより入力端子５への直流電圧ｖ■が小さ（なって
も、トランジスタＱａ 、 Ｑ４ 、 Ｑｓ 、 Ｑｓ
はバイアスにより利得帯域幅積ｆＴの低下が抑制され１
周波数応答の劣化を防ぐことができる。
も、トランジスタＱａ 、 Ｑ４ 、 Ｑｓ 、 Ｑｓ
はバイアスにより利得帯域幅積ｆＴの低下が抑制され１
周波数応答の劣化を防ぐことができる。
第４図は本発明による電圧・電流変換回路の第３の実施
例を示す回路図である。第４図は第３図のカレント赤ミ
ラー回路１を構成するｎｐｎ ）ランジスタＱａ 、
Ｑａ 、 Ｑｓ 、 Ｑｓのダーリントン化に加えて。
例を示す回路図である。第４図は第３図のカレント赤ミ
ラー回路１を構成するｎｐｎ ）ランジスタＱａ 、
Ｑａ 、 Ｑｓ 、 Ｑｓのダーリントン化に加えて。
エミッタ抵抗Ｒ２ｖ Ｒａ ｋ挿入することにより、さ
らにカレント・ミラー回路ＩＢの直流的な精度の向上を
はかり、！圧・電流変換回路の直流成分について高精度
化を行った例であり、その他は第３図と同様である。
らにカレント・ミラー回路ＩＢの直流的な精度の向上を
はかり、！圧・電流変換回路の直流成分について高精度
化を行った例であり、その他は第３図と同様である。
第５図は本発明による電圧・電流変換回路の第４の実施
例を示す回路図である。第５図において。
例を示す回路図である。第５図において。
ＩＣは入力電流と同方向に電流を流す２つの出力端子を
持つカレント・ミラー回路で、ダーリントン接続したｎ
ｐｎトランジスタＱ３．〜Ｑ８と抵抗Ｒ２〜Ｒ４によｐ
高精度なカレント・ミラー回路を構成している。６は入
力電流と同方向および逆方向に電流を流す２つの出力端
子を持つカレント・ミラー回路で、ダーリントン接続し
たＰｎＰ ）ランジスタＱ９〜Ｑ１２およびｎｐ＋％ト
ランジスタＱ１３〜Ｑ１６と抵抗Ｒ５゜Ｒ６により高精
度なカレント・ミラー回路を構成している。２はカレン
ト・ミラー回路ＩＣ１６のバイアス用定電流源、５．８
は電圧・電流変換回路の信号入力端子、９は電源（ＶＢ
Ｂ） 、 １０はｎｐｎ ）ランジスタＱ１ｓ ＊ Ｑ
２０と抵抗Ｒ９で構成された電流・電圧変換回路、 １
１はｐｎｐ ）’ランジスタＱ１７ ｔ Ｑ１８と抵抗
Ｒ８とコンデンサｃ１で構成された電源フィルタ。
持つカレント・ミラー回路で、ダーリントン接続したｎ
ｐｎトランジスタＱ３．〜Ｑ８と抵抗Ｒ２〜Ｒ４によｐ
高精度なカレント・ミラー回路を構成している。６は入
力電流と同方向および逆方向に電流を流す２つの出力端
子を持つカレント・ミラー回路で、ダーリントン接続し
たＰｎＰ ）ランジスタＱ９〜Ｑ１２およびｎｐ＋％ト
ランジスタＱ１３〜Ｑ１６と抵抗Ｒ５゜Ｒ６により高精
度なカレント・ミラー回路を構成している。２はカレン
ト・ミラー回路ＩＣ１６のバイアス用定電流源、５．８
は電圧・電流変換回路の信号入力端子、９は電源（ＶＢ
Ｂ） 、 １０はｎｐｎ ）ランジスタＱ１ｓ ＊ Ｑ
２０と抵抗Ｒ９で構成された電流・電圧変換回路、 １
１はｐｎｐ ）’ランジスタＱ１７ ｔ Ｑ１８と抵抗
Ｒ８とコンデンサｃ１で構成された電源フィルタ。
１２は定電流源、１３は差動電圧出力端子、７は同相電
流出力端子、１４は差動電流出力端子、 Ｒ１＋ Ｒ７
は電圧・電流変換係数を決定する抵抗である。
流出力端子、１４は差動電流出力端子、 Ｒ１＋ Ｒ７
は電圧・電流変換係数を決定する抵抗である。
この構成において、まず信号入力端子５および信号入力
端子８に交流差動電圧１）ｄと同相電圧υＣが印加され
た場合の交流成分の入出力特性を求める。
端子８に交流差動電圧１）ｄと同相電圧υＣが印加され
た場合の交流成分の入出力特性を求める。
ここで入力端子５の交流印加電圧１）ｈｋｔＪム＝υｃ
−１１ｔｔ／２とし、入力端子８の交流印加電圧ｖＢ
をｖＢ＝ｔｒ（、＋ｖｃｔ ／ ２とする。またりｎ
、 ｐｎｐ ）ランジスタＱ３〜Ｑ１６０冗流増幅率ｆ
ｔ説明の簡単化のために同じｈｌ。
−１１ｔｔ／２とし、入力端子８の交流印加電圧ｖＢ
をｖＢ＝ｔｒ（、＋ｖｃｔ ／ ２とする。またりｎ
、 ｐｎｐ ）ランジスタＱ３〜Ｑ１６０冗流増幅率ｆ
ｔ説明の簡単化のために同じｈｌ。
とし、ダーリントン化したｎｐｎ 、 ｐｎｐ ）ラン
ジスタＱ３〜Ｑ１６の後段のトランジスタのエミッタ抵
抗を同じく簡単化のために同じｒｇとする。また後段の
トランジスタのエミッタ抵抗なｒ、とじた場合に。
ジスタＱ３〜Ｑ１６の後段のトランジスタのエミッタ抵
抗を同じく簡単化のために同じｒｇとする。また後段の
トランジスタのエミッタ抵抗なｒ、とじた場合に。
前段のトランジスタだけのエミッタ抵抗はｈｌ、・ｒ。
となり、ダーリントン・トランジスタｆ！：１つのトラ
ンジスタと考えた場合のエミッタ抵抗はおよそ’ｌｒｇ
となるとする。そうすると交流成分の入出力特性は次式
のようになる。
ンジスタと考えた場合のエミッタ抵抗はおよそ’ｌｒｇ
となるとする。そうすると交流成分の入出力特性は次式
のようになる。
Ｌｌ 虜−ｍ ＆ｃ３−ト ｔｃ４ ＝ ｔｃｓ
＋ ｔｃｓ ＝ ｉｃフ ＋ １ｎｊＢ〜ｉｃｅ ＋
１ｃｓｏ ： １ｃ１１＋ １ｃｓｘ ｌｓｗ １ｃｌ
ｓ ＋ ｉｃ１４ここでｉム、！Ｂは入力端子５，８の
電流の交流成分。
＋ ｔｃｓ ＝ ｉｃフ ＋ １ｎｊＢ〜ｉｃｅ ＋
１ｃｓｏ ： １ｃ１１＋ １ｃｓｘ ｌｓｗ １ｃｌ
ｓ ＋ ｉｃ１４ここでｉム、！Ｂは入力端子５，８の
電流の交流成分。
ｉｔｓ〜ｉｃｕはトランジスタＱ３〜Ｑ１４のコレクタ
電流の交流成分、Ｒ１＊ Ｒ２＋ Ｒ７、Ｒ５は抵抗Ｒ
１、Ｒ２、Ｒ７、Ｒ５の抵抗値、ωは交流周ｅＬ夕、Ｃ
１はコンデンサ自の餐憧値である。 ＋１３１式の分−
８において。
電流の交流成分、Ｒ１＊ Ｒ２＋ Ｒ７、Ｒ５は抵抗Ｒ
１、Ｒ２、Ｒ７、Ｒ５の抵抗値、ωは交流周ｅＬ夕、Ｃ
１はコンデンサ自の餐憧値である。 ＋１３１式の分−
８において。
Ｒ１＋Ｒ２＋４ｒｇ ＝ Ｒ７＋Ｒ５＋４ｆｔの状態と
なるように抵抗Ｒ１ｒ Ｒ２Ｔ Ｒ５＊ Ｒ７＋コンデ
ンサＣ１を遠択すると、同相電流出力端子７に流れる同
相電流の交流成分叱は次式のように１よる。
なるように抵抗Ｒ１ｒ Ｒ２Ｔ Ｒ５＊ Ｒ７＋コンデ
ンサＣ１を遠択すると、同相電流出力端子７に流れる同
相電流の交流成分叱は次式のように１よる。
Ｌ、＝ｔ８十ｔム
１式より入力端子５−８間に印加された同相電圧の交流
成分ｖｃに比例しプこ同相電流の交流成分ｃＣが得られ
る。同様に差動ｉｔ流流出端端子４に流れる差動゛砿流
の交流成分ｚｄは次式のよ５になる。
成分ｖｃに比例しプこ同相電流の交流成分ｃＣが得られ
る。同様に差動ｉｔ流流出端端子４に流れる差動゛砿流
の交流成分ｚｄは次式のよ５になる。
ｔｄ ： Ｌム −ＬＢ
（１８１式より入力端子５−８間に印加された差動電圧
の交流成分ｔｌｄに比例した差動を流の交Ｍし成分１ｄ
が得られる。さらに電流・電圧変換回路１０を構成する
トランジスタＱ１９ 、 Ｑ２０と抵抗Ｒ９のインピー
ダンスと、カレント・ミラー回路６を構成するトランジ
スタＱ１３１Ｑ１４と抵抗Ｈ，のインピーダンスとが。
の交流成分ｔｌｄに比例した差動を流の交Ｍし成分１ｄ
が得られる。さらに電流・電圧変換回路１０を構成する
トランジスタＱ１９ 、 Ｑ２０と抵抗Ｒ９のインピー
ダンスと、カレント・ミラー回路６を構成するトランジ
スタＱ１３１Ｑ１４と抵抗Ｈ，のインピーダンスとが。
トランジスタＱ１９ ＊ Ｑ２０とトランジスタＱｉ３
＊ Ｑ１４がそれぞれ１つのトランジスタと考えた場
合のエミッタ抵抗を２１ａと考えて０次式のよ５に設定
する。
＊ Ｑ１４がそれぞれ１つのトランジスタと考えた場
合のエミッタ抵抗を２１ａと考えて０次式のよ５に設定
する。
Ｒ５＋ ２ｒｇ ＝ Ｒｇ ＋ ２ ｒｅ
（１９）このとき差動電圧出力端子１３に
出力される差動電圧の交流成分ｔｌｏは次式のようにな
る。
（１９）このとき差動電圧出力端子１３に
出力される差動電圧の交流成分ｔｌｏは次式のようにな
る。
−式より明らかなように、入力端子５−８間に印加され
た差動電圧の交流成分ｔｊｄに比例した差動電圧の交蝉
成分ｖ６が差動電圧出力端子１３に出力される。
た差動電圧の交流成分ｔｊｄに比例した差動電圧の交蝉
成分ｖ６が差動電圧出力端子１３に出力される。
つぎに直流成分の入出力特性を求める。入力端子５，８
への直流印加電圧をそれぞれｖＡ 、 ｖＢとし。
への直流印加電圧をそれぞれｖＡ 、 ｖＢとし。
入力端子５−８間の直流差動電圧なりｄ、同相電圧’ｌ
Ｖｃとして、まず直流成分の入出力特性を求めると次式
のようになる。
Ｖｃとして、まず直流成分の入出力特性を求めると次式
のようになる。
のようになる。
Ｎ、 １’ｌ＋ｇ ＩＡ＋ＩＢ
ここで入力端子５，８の直流印加電圧ＶＡ 、 Ｖｎ
’！ａ’次式のように表す。
’！ａ’次式のように表す。
ＶＡ ＝ Ｖｃ −Ｖｄ ／ ２
（２４）ＶＢ ＝ Ｖｃ ＋ Ｖｄ ／ ２
（２５）するとに）式は次式と
なる。
（２４）ＶＢ ＝ Ｖｃ ＋ Ｖｄ ／ ２
（２５）するとに）式は次式と
なる。
ここでＩＢ ＋ ＩＡは入力端子８．５の直流入力電流
。
。
ＶＢＥはトランジスタのペース・エミッタ間電圧。
Ｉｂ１ｗは定電流源２のバイアス電流である。ここテＶ
Ｂ＜Ｏ、Ｖｓｎ ＜Ｖｈ ＜ Ｏテ、 抵抗Ｒｓ（Ｄ
Ｋ圧降下＆！極めて小さいものとする。 （２１１、−
１式より同相電流出力端子７に流れる直流出力電流１ｃ
は抵抗値Ｒ２＝Ｒ５、Ｒ１＝Ｒｙとなるように選択する
ことにより次式に）式より明らかなように同相電流出力
端子７には入力端子５−８間の直流同相電圧ｖｃに比例
した同相電流１ｃが得られる。同様に差動電流出力端子
１４に流れる電流Ｉｄは定電流源１２に流れる電流をＸ
ｒとすると次式のようになる。
Ｂ＜Ｏ、Ｖｓｎ ＜Ｖｈ ＜ Ｏテ、 抵抗Ｒｓ（Ｄ
Ｋ圧降下＆！極めて小さいものとする。 （２１１、−
１式より同相電流出力端子７に流れる直流出力電流１ｃ
は抵抗値Ｒ２＝Ｒ５、Ｒ１＝Ｒｙとなるように選択する
ことにより次式に）式より明らかなように同相電流出力
端子７には入力端子５−８間の直流同相電圧ｖｃに比例
した同相電流１ｃが得られる。同様に差動電流出力端子
１４に流れる電流Ｉｄは定電流源１２に流れる電流をＸ
ｒとすると次式のようになる。
Ｉｄ々ＩＡ ＩＢ Ｉｒ
ここで定電流源１２に流れる電流１ｒを次式のように設
定する。
定する。
すると（ロ）式は次式となる。
（４）式のように差動電流出力端子１４には入力端子５
−８間の直流差動電圧ｖｄに比例した差動電流Ｉｄが得
られる。
−８間の直流差動電圧ｖｄに比例した差動電流Ｉｄが得
られる。
このように本実施例によれば、上記には定電流源２によ
るバイアス電流１ｈｉａｒについては特に説明しなかっ
たが、第１図で説明したのと同様に定電流源２のバイア
ス電流１ｈｉａＩにより入力端子５．８ヘノ直流印加ｔ
圧Ｖｈ 、 ＶＢ カ七ｆｔぞｔＬＶ１ｍＶＢＢ＋４
ＶＢＨ，、。
るバイアス電流１ｈｉａｒについては特に説明しなかっ
たが、第１図で説明したのと同様に定電流源２のバイア
ス電流１ｈｉａＩにより入力端子５．８ヘノ直流印加ｔ
圧Ｖｈ 、 ＶＢ カ七ｆｔぞｔＬＶ１ｍＶＢＢ＋４
ＶＢＨ，、。
ＶＢ−一４ＶＢ、となって、カレント・ミラー回路ＩＣ
。
。
６を構成するトランジスタのコレクタ電流の減少により
トランジスタの利得帯域幅積にの低下を抑制して、電圧
・電流変換回路の周波数応答の劣化を防ぐことができる
。
トランジスタの利得帯域幅積にの低下を抑制して、電圧
・電流変換回路の周波数応答の劣化を防ぐことができる
。
なお第５図ではカレント・ミラー回路６のトランジスタ
Ｑ９〜Ｑ１６の段数が４段であり、差動電圧出力端子１
３に出力される電圧ν０は（４）式で示される通りであ
った。そこでエミッタ抵抗ｒ−はｒｔ＝（’Ｔ／ｌ）／
１．で−船釣に示されることから明らかなように温度Ｔ
Ｋより変動するので、Ｇ＠式の場合にＲ７＝ Ｒ５と設
定することによって次式のように温度Ｔの影響を受けに
（（することができる。
Ｑ９〜Ｑ１６の段数が４段であり、差動電圧出力端子１
３に出力される電圧ν０は（４）式で示される通りであ
った。そこでエミッタ抵抗ｒ−はｒｔ＝（’Ｔ／ｌ）／
１．で−船釣に示されることから明らかなように温度Ｔ
Ｋより変動するので、Ｇ＠式の場合にＲ７＝ Ｒ５と設
定することによって次式のように温度Ｔの影響を受けに
（（することができる。
しかしこの場合には差動電圧出力端子１３への電圧・電
圧変換率はｌ／２と固定される。このため第５図と電圧
・電流変換率は同じにして電圧変換率を１／４とした場
合の例を次に示す。
圧変換率はｌ／２と固定される。このため第５図と電圧
・電流変換率は同じにして電圧変換率を１／４とした場
合の例を次に示す。
第６図は本発明による電圧・電流変換回路の第５の実施
例を示す回路図である。この回路は上記した第５図の（
＠式の場合の差動電圧出力端子１３への電圧・電圧変換
率が１／２と固定されてしまうため、第、５図と電圧・
電流変換宛は同じにして電圧・電圧変換率？：１／４と
した場合の例を示す。＠６囚において、 Ｑ２１はｎｐ
ｔｂトランジスタで、カレント・ミラー回路６および電
流・電流変換回路１０のトランジスタ構成が第５図と異
なるほか、Ｗ、５図と同様の構成である。
例を示す回路図である。この回路は上記した第５図の（
＠式の場合の差動電圧出力端子１３への電圧・電圧変換
率が１／２と固定されてしまうため、第、５図と電圧・
電流変換宛は同じにして電圧・電圧変換率？：１／４と
した場合の例を示す。＠６囚において、 Ｑ２１はｎｐ
ｔｂトランジスタで、カレント・ミラー回路６および電
流・電流変換回路１０のトランジスタ構成が第５図と異
なるほか、Ｗ、５図と同様の構成である。
この構成において、第５図の（２４式を導くのと同様に
差動電圧出力端子に出力される電圧ｖｏを求めると次式
となる。
差動電圧出力端子に出力される電圧ｖｏを求めると次式
となる。
ここでＲｓ＋ ｒｅ ＝Ｒ９＋ ｒａ ｓ Ｒ？＝３Ｒ
５、Ｒ１＝３Ｒ２ｊＲ７＋Ｒｓ ＋ ４ ｒｅ ＝ Ｒ
１＋ Ｒ２＋ ４ ｙｇと設定することにより次式％式
％ 一式より電圧・電圧変換率が１／４の差動電圧υ０が得
られる。また電圧・電流変換率については上記の第５図
の（１７） 、 （１ｍ 、 （２６１、（ｍと同じで
ある。このよう圧してカレント・ミラー回路を構成する
トランジスタの利得帯域幅積ｆｒの低下を抑制して１周
波数応答の劣化を防ぐことができる。
５、Ｒ１＝３Ｒ２ｊＲ７＋Ｒｓ ＋ ４ ｒｅ ＝ Ｒ
１＋ Ｒ２＋ ４ ｙｇと設定することにより次式％式
％ 一式より電圧・電圧変換率が１／４の差動電圧υ０が得
られる。また電圧・電流変換率については上記の第５図
の（１７） 、 （１ｍ 、 （２６１、（ｍと同じで
ある。このよう圧してカレント・ミラー回路を構成する
トランジスタの利得帯域幅積ｆｒの低下を抑制して１周
波数応答の劣化を防ぐことができる。
本発明によれば、入力端子に印加された直流電圧が小さ
くなってもカレント・ミラー回路ｆｒ：ｍ成するトラン
ジスタの利、得帯域幅積ｆＴの低下が抑制されるので１
周波数応答の劣化を防ぎうる電圧・電流変換回路を提供
できる効果かある。
くなってもカレント・ミラー回路ｆｒ：ｍ成するトラン
ジスタの利、得帯域幅積ｆＴの低下が抑制されるので１
周波数応答の劣化を防ぎうる電圧・電流変換回路を提供
できる効果かある。
第１図は本発明による゛成田・電流変換回路の第１の実
施例を示す回路図、第２図は第１図のトランジスタのｆ
、、 −Ｉ−特性図、第３図は本発明による電圧・電流
変換回路の第２の実施例を示す回路図。 第４図は同じく瘍３の実施例を示す回路刃、第５図は同
じ（第４の実施例を示す回路図、第６図は同じく第５の
実施例を示す回路図である。 １、ＬＡ、ＩＢ、ＩＣ・・・カレントナミラー回路。 ２ 、３ 、１２・・・定−流源。 ４・・・信号出力端子、 ５，８・・・信号入力端子
。 ７・・・同相′ｔＭ、流出力端子。 ９・・・電源、ｌＯ・・・電流・電圧変換回路。 １１・・・電源フィルタ、１３・・・差動電圧出力端子
。 １４・・・差動電θを出力端子。 Ｒ１−Ｒ９・・・抵抗。 １４１〜Ｑ２１・・・トランジスタ。 Ｃ１・・・コンデンサ。 躬 圀 躬 凹 Ｌ−−−−−−、−−−＋−＋ −＋１不 ｅｐｌｃ
施例を示す回路図、第２図は第１図のトランジスタのｆ
、、 −Ｉ−特性図、第３図は本発明による電圧・電流
変換回路の第２の実施例を示す回路図。 第４図は同じく瘍３の実施例を示す回路刃、第５図は同
じ（第４の実施例を示す回路図、第６図は同じく第５の
実施例を示す回路図である。 １、ＬＡ、ＩＢ、ＩＣ・・・カレントナミラー回路。 ２ 、３ 、１２・・・定−流源。 ４・・・信号出力端子、 ５，８・・・信号入力端子
。 ７・・・同相′ｔＭ、流出力端子。 ９・・・電源、ｌＯ・・・電流・電圧変換回路。 １１・・・電源フィルタ、１３・・・差動電圧出力端子
。 １４・・・差動電θを出力端子。 Ｒ１−Ｒ９・・・抵抗。 １４１〜Ｑ２１・・・トランジスタ。 Ｃ１・・・コンデンサ。 躬 圀 躬 凹 Ｌ−−−−−−、−−−＋−＋ −＋１不 ｅｐｌｃ
Claims (1)
- 【特許請求の範囲】 １、トランジスタ素子等で構成され入力端子の入力電流
と同方向の出力電流を流す出力端子をもつカレント・ミ
ラー回路の上記入力端子に抵抗を介して信号入力端子を
接続し、上記出力端子を信号出力端子とする電圧・電流
変換回路において、上記カレント・ミラー回路の入力端
子に第１の定電流源を接続し、上記カレント・ミラー回
路の出力端子に第２の定電流源を接続したことを特徴と
する電圧・電流変換回路。 ２、トランジスタ素子等で構成され入力端子の入力電流
と同方向の出力電流を流す２つの出力端子をもつ第１の
カレント・ミラー回路の上記入力端子に第１の抵抗を介
して第１の信号入力端子を接続した第１の電圧・電流変
換回路と、上記第１のカレント・ミラー回路と入力端子
の入力電流が逆方向でかつ入力電流と同方向および逆方
向の出力電流を流す２つの出力端子をもつ第２のカレン
ト・ミラー回路の上記入力端子に第２の抵抗を介して第
２の信号入力端子を接続した第２の電圧・電流変換回路
と、入出力端子間に流れる電流を電圧に変換する電流・
電圧変換回路とを備え、上記第１のカレント・ミラー回
路の一方の出力端子を上記第２のカレント・ミラー回路
の入力電流と同方向の出力電流を流す出力端子に接続し
、上記第２のカレント・ミラー回路に生じる電圧を基準
にして電圧を発生するように上記電流・電圧変換回路を
接続し。 上記第１のカレント・ミラー回路の他方の出力端子を上
記電流・変換回路を通して上記第２のカレント・ミラー
回路の入力電流と逆方向の出力電流を流す出力端子に接
続し、上記第１と第２の電圧・電流変換回路の第１と第
２の信号入力端子の入力電圧間の同相電流と差動電流と
差動電圧をそれぞれ上記第１のカレント・ミラー回路の
一方の出力端子と上記第２のカレント・ミラー回路の入
力電流と逆方向の出力電流を流す出力端子と上記第１の
カレント・ミラー回路の他方の出力端子から出力する構
成の電圧・電流変換回路において、上記第１と第２のカ
レント・ミラー回路の入力端子間に定電流源を接続した
ことを特徴とする電圧・電流変換回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63166772A JP2613266B2 (ja) | 1988-07-06 | 1988-07-06 | 電圧・電流変換回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63166772A JP2613266B2 (ja) | 1988-07-06 | 1988-07-06 | 電圧・電流変換回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0217704A true JPH0217704A (ja) | 1990-01-22 |
| JP2613266B2 JP2613266B2 (ja) | 1997-05-21 |
Family
ID=15837403
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63166772A Expired - Lifetime JP2613266B2 (ja) | 1988-07-06 | 1988-07-06 | 電圧・電流変換回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2613266B2 (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59181802A (ja) * | 1983-03-31 | 1984-10-16 | Toshiba Corp | 電流入力型増幅装置 |
| JPH01311706A (ja) * | 1988-06-10 | 1989-12-15 | Sony Corp | 乗算回路 |
-
1988
- 1988-07-06 JP JP63166772A patent/JP2613266B2/ja not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59181802A (ja) * | 1983-03-31 | 1984-10-16 | Toshiba Corp | 電流入力型増幅装置 |
| JPH01311706A (ja) * | 1988-06-10 | 1989-12-15 | Sony Corp | 乗算回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2613266B2 (ja) | 1997-05-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0217704A (ja) | 電圧・電流変換回路 | |
| JPH02277304A (ja) | 差動増幅器における同相電圧排除方法及びそのための差動増幅器 | |
| JP4587540B2 (ja) | 定電流回路 | |
| JPS6341446B2 (ja) | ||
| JPS60187112A (ja) | 差動増幅器 | |
| JPH06104689A (ja) | 受信機 | |
| JPS58117730A (ja) | 集積ｅｃｌ回路用出力段 | |
| GB2240442A (en) | Threshold voltage generating circuit for integrated circuit | |
| JP3400354B2 (ja) | 電流源回路 | |
| JPH0121912B2 (ja) | ||
| JPH0122288Y2 (ja) | ||
| JPS63185208A (ja) | 差動増幅回路 | |
| JPS6223164Y2 (ja) | ||
| JP3258202B2 (ja) | 差動回路 | |
| JP2567869B2 (ja) | 電圧／電流変換回路 | |
| JPS6386913A (ja) | アクテイブフイルタ回路 | |
| JPS61167210A (ja) | 制御電圧印加回路 | |
| JPS5916311B2 (ja) | 比較回路 | |
| JPS6123690B2 (ja) | ||
| JPH01303807A (ja) | ベキ乗回路 | |
| JPH02188811A (ja) | 定電流回路 | |
| JPS6161286B2 (ja) | ||
| JPH03117010A (ja) | 電流ミラー回路 | |
| JPS58150304A (ja) | 歪低減回路 | |
| JPS61105911A (ja) | ミキサ回路 |