JPS59200426A - 部分的封止方法 - Google Patents
部分的封止方法Info
- Publication number
- JPS59200426A JPS59200426A JP58074542A JP7454283A JPS59200426A JP S59200426 A JPS59200426 A JP S59200426A JP 58074542 A JP58074542 A JP 58074542A JP 7454283 A JP7454283 A JP 7454283A JP S59200426 A JPS59200426 A JP S59200426A
- Authority
- JP
- Japan
- Prior art keywords
- weir
- resin
- protective layer
- ink
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
- H10W74/01—Manufacture or treatment
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/073—Connecting or disconnecting of die-attach connectors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/075—Connecting or disconnecting of bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/851—Dispositions of multiple connectors or interconnections
- H10W72/874—On different surfaces
- H10W72/884—Die-attach connectors and bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
- H10W90/734—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked insulating package substrate, interposer or RDL
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL
Landscapes
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、樹脂等を用いて微細部の部分的保護層を形成
する場合、微細部が一箇所あるいは複数個所であっても
封止樹脂の流出防止の堰を同時に精度よく形成でき、且
つ堰パターンの形状を任意に設定可能とした部分的封止
方法に関する。
する場合、微細部が一箇所あるいは複数個所であっても
封止樹脂の流出防止の堰を同時に精度よく形成でき、且
つ堰パターンの形状を任意に設定可能とした部分的封止
方法に関する。
従来、たとえばセラミックあるいは樹脂等の配線基板上
に混成集積回路を形成する際に、搭載されたＩＣチップ
等と基板上の配線部との間をワイヤボンディング等の方
法により結線後、該結線部、もしくは該結線部にＩＣチ
ップをも含めて部分的に樹脂等により保護層を設けてい
る。この保護層形成の樹脂は、加熱処理（通常１２０℃
〜１５０℃程度）して硬化させている。しかし、結線ワ
イヤ、ＩＣチップそして基板と各々の熱膨張係数が異な
るため、常温に戻る際に各々の界面において応力が働い
て、結線ワイヤの断線等のトラブルが発生する怖れがあ
った。 これを防止するためには応力を小さくしてやれ
ばよく、その方法としては保護樹脂層の熱膨張係数ある
いは弾性率を変える等が考えられるが、通常は樹脂の使
用量をできるだけ少なくしつつ、且つ保護する部分も最
小限にする部分的封止方法が用いられている。
に混成集積回路を形成する際に、搭載されたＩＣチップ
等と基板上の配線部との間をワイヤボンディング等の方
法により結線後、該結線部、もしくは該結線部にＩＣチ
ップをも含めて部分的に樹脂等により保護層を設けてい
る。この保護層形成の樹脂は、加熱処理（通常１２０℃
〜１５０℃程度）して硬化させている。しかし、結線ワ
イヤ、ＩＣチップそして基板と各々の熱膨張係数が異な
るため、常温に戻る際に各々の界面において応力が働い
て、結線ワイヤの断線等のトラブルが発生する怖れがあ
った。 これを防止するためには応力を小さくしてやれ
ばよく、その方法としては保護樹脂層の熱膨張係数ある
いは弾性率を変える等が考えられるが、通常は樹脂の使
用量をできるだけ少なくしつつ、且つ保護する部分も最
小限にする部分的封止方法が用いられている。
たとえば第１図に示す従来例では、基板ｌの上に配線３
を施し、ＩＣチップ２を接着剤７により固定し、ワイヤ
ポインティングにより結線４を設け、樹脂を注入して保
護層５を形成したものであるが、楠脂の流出を防止する
手段を何等施していない為、不必要な部分へも樹脂が流
出してしまい、結果的に樹脂の使用量を減らすまでに至
らない。
を施し、ＩＣチップ２を接着剤７により固定し、ワイヤ
ポインティングにより結線４を設け、樹脂を注入して保
護層５を形成したものであるが、楠脂の流出を防止する
手段を何等施していない為、不必要な部分へも樹脂が流
出してしまい、結果的に樹脂の使用量を減らすまでに至
らない。
樹脂の流出を防止するために第２図に示すように、保護
する部分の周囲に、フェノール樹脂等を用いてに′りさ
れた枠６を接着剤にて接着して、これを樹脂流出を防ぐ
堰としようとした方法がある。
する部分の周囲に、フェノール樹脂等を用いてに′りさ
れた枠６を接着剤にて接着して、これを樹脂流出を防ぐ
堰としようとした方法がある。
この方法により樹脂の使用量は減少したが、枠を成形し
、さらに接着し固定するという工程を増加させた。 一
方、枠６は基板ｌに密着させる必要があるために反り、
ネジレ等の無い平面性を要求されつつ、接着面積をある
程度必要としながらも、基板上では幅を狭くすることを
要求され、さらに基板ｌの配線に応じて細かく且つ複雑
な形状を要求されながらも任意に設定することは非常に
困難であった。
、さらに接着し固定するという工程を増加させた。 一
方、枠６は基板ｌに密着させる必要があるために反り、
ネジレ等の無い平面性を要求されつつ、接着面積をある
程度必要としながらも、基板上では幅を狭くすることを
要求され、さらに基板ｌの配線に応じて細かく且つ複雑
な形状を要求されながらも任意に設定することは非常に
困難であった。
本発明は、上述のように従来例に見られた不都合に鑑み
、混成集積回路の製造工程を簡素化しつつ、保護層の形
成に有用な堰を設けるために、発８泡性印刷用インク、
たとえば発泡性微粒子（商品名エクスパンセル：日本フ
ィライト製等）を混入させた印刷用インクを用いて、保
護層を設ける必要のある一箇所あるいは複数箇所に対し
て、堰のパターンをスクリーン印刷法にて同時に印刷形
成し、該パターン印刷形成後に加熱して該発泡性インク
の発泡膨張を促し、該膨張により少な（とも樹脂の流出
を防ぐ高さを有する堰と成し、該層により包囲された部
分へ樹脂を注入して硬化さゼることによって保護層を形
成し、且つ堰パターンの形状を任意に設定可能としたこ
とを特徴とした部分的封止方法を提供するものである。
、混成集積回路の製造工程を簡素化しつつ、保護層の形
成に有用な堰を設けるために、発８泡性印刷用インク、
たとえば発泡性微粒子（商品名エクスパンセル：日本フ
ィライト製等）を混入させた印刷用インクを用いて、保
護層を設ける必要のある一箇所あるいは複数箇所に対し
て、堰のパターンをスクリーン印刷法にて同時に印刷形
成し、該パターン印刷形成後に加熱して該発泡性インク
の発泡膨張を促し、該膨張により少な（とも樹脂の流出
を防ぐ高さを有する堰と成し、該層により包囲された部
分へ樹脂を注入して硬化さゼることによって保護層を形
成し、且つ堰パターンの形状を任意に設定可能としたこ
とを特徴とした部分的封止方法を提供するものである。
第３図は本発明の実施例で、形成順序の第１番目を示す
図。 配線３を施された基板１の上に、発泡性印刷用イ
ンクを用いてスクリーン印刷法により後に堰と成るパタ
ーンｌＯを印刷形成してやり、ＩＣチップ２を同じく基
板１の上に接着剤７にてダイボンディングを終えた状態
を示している。
図。 配線３を施された基板１の上に、発泡性印刷用イ
ンクを用いてスクリーン印刷法により後に堰と成るパタ
ーンｌＯを印刷形成してやり、ＩＣチップ２を同じく基
板１の上に接着剤７にてダイボンディングを終えた状態
を示している。
第４図は本発明の実施例で、形成順序の第２番目を示す
図。 第３図において堰パターンを印刷形成された基板
を加熱処理してやると、印刷されている発泡性インクが
発泡膨張し、高さが増大して堰１０ａを形成する。 ま
た同時に、ＩＣチップ２を接着している接着剤７が硬化
する。 さらに、ＩＣチップ２と基板上の配線３との間
を、ワイヤボンディングにより結線４を施した状態を示
している。
図。 第３図において堰パターンを印刷形成された基板
を加熱処理してやると、印刷されている発泡性インクが
発泡膨張し、高さが増大して堰１０ａを形成する。 ま
た同時に、ＩＣチップ２を接着している接着剤７が硬化
する。 さらに、ＩＣチップ２と基板上の配線３との間
を、ワイヤボンディングにより結線４を施した状態を示
している。
第５図は本発明の実施例で、形成順序の第３番目で最終
段階を示す図。 発泡性インクの発泡膨張により形成さ
れた堰１０ａに、保護層形成のための樹脂を注入して、
当該部分の封止を終了した状態を示している。
段階を示す図。 発泡性インクの発泡膨張により形成さ
れた堰１０ａに、保護層形成のための樹脂を注入して、
当該部分の封止を終了した状態を示している。
本実施例では、加熱発泡性微小粒子をインクに混入させ
たものを発泡性印刷用インクとして用いるが、インクに
発泡剤（加熱により分解して気体を発生する無機もしく
は有機化合物であって、一般に分解性発泡剤と呼ばれる
もの。 あるいは、常温中では気体もしくは揮発性液体
であるところの一般に揮発性発泡剤と呼ばれるもの）を
混入したものであっても、あるいは乾燥、硬化反応時に
ガスを発生し発泡するインクを用いるものであっても構
わないものである。 また、本実施例にあっては加熱に
よる熱処理を施すことにより発泡膨張を促しているが、
自然放置にて発泡膨張するものであってもよいし、また
冷却、加減圧、あるいは電子線、紫外線等を照射するこ
とで反応発泡するものであっても構わない。
たものを発泡性印刷用インクとして用いるが、インクに
発泡剤（加熱により分解して気体を発生する無機もしく
は有機化合物であって、一般に分解性発泡剤と呼ばれる
もの。 あるいは、常温中では気体もしくは揮発性液体
であるところの一般に揮発性発泡剤と呼ばれるもの）を
混入したものであっても、あるいは乾燥、硬化反応時に
ガスを発生し発泡するインクを用いるものであっても構
わないものである。 また、本実施例にあっては加熱に
よる熱処理を施すことにより発泡膨張を促しているが、
自然放置にて発泡膨張するものであってもよいし、また
冷却、加減圧、あるいは電子線、紫外線等を照射するこ
とで反応発泡するものであっても構わない。
印刷方法についても、本実施例中ではスクリーン印刷法
を用いているが、同等の効果が得られる他の印刷方法を
用いてもよい。
を用いているが、同等の効果が得られる他の印刷方法を
用いてもよい。
・ またワイヤボンディングによる結線前に発泡膨張さ
せているが、ボンディングおよび印刷に支障がなければ
結線後にインクの発泡膨張を行わせるものであっても構
わない。
せているが、ボンディングおよび印刷に支障がなければ
結線後にインクの発泡膨張を行わせるものであっても構
わない。
さらに、本実施例では混成集積回路の製造工程における
ＩＣチップの樹脂保護層による封止について述べている
が、たとえば抵抗体等の他の電子部品の封止に用いても
よく、機械加工工程にあって、例えばネジの封止あるい
は接着剤の流出防止等に応用できるものであることはも
ちろんのことである。
ＩＣチップの樹脂保護層による封止について述べている
が、たとえば抵抗体等の他の電子部品の封止に用いても
よく、機械加工工程にあって、例えばネジの封止あるい
は接着剤の流出防止等に応用できるものであることはも
ちろんのことである。
以上本発明を用いることにより、堰とする成形品の加工
精度にとられれることなく、回路に応じた保護層の形状
を任意に、且つ成型品による層形成に比して微細で複雑
な形状を得ることが可能となり、さらに数箇所に堰を設
ける場合においても、数箇所のパターンを同時に形成す
ることが可能となる。
精度にとられれることなく、回路に応じた保護層の形状
を任意に、且つ成型品による層形成に比して微細で複雑
な形状を得ることが可能となり、さらに数箇所に堰を設
ける場合においても、数箇所のパターンを同時に形成す
ることが可能となる。
第１図は従来例で、流出防止の堰を用いていない状態の
基板の断面図で、第２図は従来例のうち、胴成形の枠を
接着して堰を設けるようにした基板の断面図で、第３図
は本発明の実施例で、形成順序の第１番目の基板断面図
で、第４図は同じ（第２番目を示す基板断面図で、第５
図は同じ（第３番目を示す断面図で、第６図は本発明を
用いた混成集積回路の斜視略図である。 １・・・基板、 ２・・・ＩＣチップ ３・・・配線、 ４・・・結線。 ５・・・保護層、 ６・・・枠、 ７・・・接着剤。 ＩＯ・・・堰パターン〈膨張前の状態）ｌｅａ・・・堰
パターン（膨張後の状態）特許出願人 株式会社 コパ
ル
基板の断面図で、第２図は従来例のうち、胴成形の枠を
接着して堰を設けるようにした基板の断面図で、第３図
は本発明の実施例で、形成順序の第１番目の基板断面図
で、第４図は同じ（第２番目を示す基板断面図で、第５
図は同じ（第３番目を示す断面図で、第６図は本発明を
用いた混成集積回路の斜視略図である。 １・・・基板、 ２・・・ＩＣチップ ３・・・配線、 ４・・・結線。 ５・・・保護層、 ６・・・枠、 ７・・・接着剤。 ＩＯ・・・堰パターン〈膨張前の状態）ｌｅａ・・・堰
パターン（膨張後の状態）特許出願人 株式会社 コパ
ル
Claims (1)
- 【特許請求の範囲】 混成集積回路等の実装工程にあって、樹脂等を用いて部
分的保護層を形成し、微細部を封止する場合において、 回路基板上に、加熱することで膨張する発泡性インクを
用いて、スクリーン印刷法で樹脂の流出を防止する堰の
パターンを一箇所もしくは複数の必要部分に印刷形成し
、該パターンを印刷形成後に加熱することにより、印刷
された前記発泡性インクを発泡膨張させ、該膨張により
少な（とも樹脂の流出を防ぐ高さを有する堰と成し、該
堰によって包囲された部分へ樹脂等を注入硬化させて保
護層と成すことを特徴とする部分的封止方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58074542A JPS59200426A (ja) | 1983-04-27 | 1983-04-27 | 部分的封止方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58074542A JPS59200426A (ja) | 1983-04-27 | 1983-04-27 | 部分的封止方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59200426A true JPS59200426A (ja) | 1984-11-13 |
| JPH0237697B2 JPH0237697B2 (ja) | 1990-08-27 |
Family
ID=13550252
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58074542A Granted JPS59200426A (ja) | 1983-04-27 | 1983-04-27 | 部分的封止方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59200426A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62160773A (ja) * | 1986-01-09 | 1987-07-16 | Sony Corp | 電気回路装置 |
| JPH02296373A (ja) * | 1989-05-10 | 1990-12-06 | Mitsubishi Electric Corp | 半導体装置 |
-
1983
- 1983-04-27 JP JP58074542A patent/JPS59200426A/ja active Granted
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62160773A (ja) * | 1986-01-09 | 1987-07-16 | Sony Corp | 電気回路装置 |
| JPH02296373A (ja) * | 1989-05-10 | 1990-12-06 | Mitsubishi Electric Corp | 半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0237697B2 (ja) | 1990-08-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3391282B2 (ja) | 電子部品の製造方法 | |
| JPH0237697B2 (ja) | ||
| KR20130092208A (ko) | 회로 기판에서의 절연성 물질 충진 방법 | |
| US5075254A (en) | Method and apparatus for reducing die stress | |
| JPH10270618A (ja) | リードフレーム、リードフレームの製造方法および半導体装置 | |
| JPH11145592A (ja) | 回路基板のスルーホール充填方法 | |
| JPH07212013A (ja) | ボール・グリッド・アレイ及びボール・グリッド・アレイ用のプリント回路基板の製造方法 | |
| JPH04290736A (ja) | ハニカムコアへの樹脂の充填方法 | |
| TWI240386B (en) | Package for semiconductor components and method for producing the same | |
| JPH0315337B2 (ja) | ||
| JPH118335A (ja) | 回路基板及びその製造方法とこれを用いた半導体パッケージの製造方法 | |
| JPS61113243A (ja) | 混成集積回路の実装方法 | |
| KR100406499B1 (ko) | 반도체패키지의 몰딩장비 및 이를 이용한 몰딩방법 | |
| JP3954753B2 (ja) | Ｔａｂテープの製造方法およびそのためのｔａｂテープのソルダーレジストの塗布装置 | |
| Beh et al. | Finite element analysis of substrate warpage during die attach process | |
| JPS62232945A (ja) | 樹脂封止型混成集積回路 | |
| JPH04370940A (ja) | チップコート樹脂封止枠の形成方法および電子装置の製造方法 | |
| EP0620591A1 (en) | Silicone over-mould of a flip-chip device | |
| JPH10313075A (ja) | チップ搭載用基板及びその製造法 | |
| JPS61179544A (ja) | 厚膜混成集積回路の製造方法 | |
| JPH08124953A (ja) | 半導体装置の製造方法およびその製造方法に用いるモールド金型ならびにプリント基板 | |
| JPS63110760A (ja) | 電子部品及びその製造方法 | |
| JPH02123787A (ja) | プリント配線板 | |
| JPH03278592A (ja) | プリント配線板の製造方法 | |
| JPH01316994A (ja) | プリント配線板のソルダーレジスト用印刷インク |