JPS5920062A - マイクロプロセツサを有するシステムにおける暴走防止方法 - Google Patents
マイクロプロセツサを有するシステムにおける暴走防止方法Info
- Publication number
- JPS5920062A JPS5920062A JP57130193A JP13019382A JPS5920062A JP S5920062 A JPS5920062 A JP S5920062A JP 57130193 A JP57130193 A JP 57130193A JP 13019382 A JP13019382 A JP 13019382A JP S5920062 A JPS5920062 A JP S5920062A
- Authority
- JP
- Japan
- Prior art keywords
- output
- signal
- pulse
- microprocessor
- correct
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/004—Error avoidance
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はマイクロプロセッサを有するシステム（以下、
マイクロプロセッサシステムという）における暴走防止
方法に関するものである。
マイクロプロセッサシステムという）における暴走防止
方法に関するものである。
従来、この種の暴走防止方法はマイクロプロセッサシス
テムを統制するソフトウェアのループを構成しているル
ーチンの一ケ所にメモリ内のプログラムで決定されてい
るフラグをチェックし、その結果が正しいならば、パル
スを出力させるプログラムを挿入し、またはそのような
インタラブドプログラムを周期的に行なわせてそのパル
スの発生していることをチェックして、このシステムが
正常であることを確認し、パルスが発生していなければ
異常であるとしてマイクロプロセッサをリセットすると
いうものであった。
テムを統制するソフトウェアのループを構成しているル
ーチンの一ケ所にメモリ内のプログラムで決定されてい
るフラグをチェックし、その結果が正しいならば、パル
スを出力させるプログラムを挿入し、またはそのような
インタラブドプログラムを周期的に行なわせてそのパル
スの発生していることをチェックして、このシステムが
正常であることを確認し、パルスが発生していなければ
異常であるとしてマイクロプロセッサをリセットすると
いうものであった。
したがって、マイクロプロセッサシステムが正常である
と確認されてもこのシステムからの出力信号が正しいか
どうかは保障されない。
と確認されてもこのシステムからの出力信号が正しいか
どうかは保障されない。
本発明は前記問題点を解消するもので、出力信号を再び
入力して正しいかどうかをソフトウェアにより出力信号
発生の基礎となった入力信号と照合して診断し、その結
果が正しければ再出力しそれに伴って出力が正しいこと
を保障する・（ルスを出力し、このパルスが予想される
時間内に出力されていることを確認してマイクロプロセ
ッサシステムが正常に動作していることを確認し、確認
されなければマイクロプロセッサシステムが暴走状態に
なったとしてマイクロプロセッサをリセットすることを
特徴とするものである。
入力して正しいかどうかをソフトウェアにより出力信号
発生の基礎となった入力信号と照合して診断し、その結
果が正しければ再出力しそれに伴って出力が正しいこと
を保障する・（ルスを出力し、このパルスが予想される
時間内に出力されていることを確認してマイクロプロセ
ッサシステムが正常に動作していることを確認し、確認
されなければマイクロプロセッサシステムが暴走状態に
なったとしてマイクロプロセッサをリセットすることを
特徴とするものである。
次に本発明の一実施例を図によって詳細に説明する。
第１図は従来例を示すブロック図である。第１図におい
て、マイクロプロセッサシステム＋０＋が正常に動作し
ている場合は、ソフトウェアのループを構成しているル
ーチンの一ケ所に設けられているチェックプログラムに
より、メモリ内のフラグの正しいことを確認してから正
常パルスチェックライン１０２からパルスを出力する。
て、マイクロプロセッサシステム＋０＋が正常に動作し
ている場合は、ソフトウェアのループを構成しているル
ーチンの一ケ所に設けられているチェックプログラムに
より、メモリ内のフラグの正しいことを確認してから正
常パルスチェックライン１０２からパルスを出力する。
このパルスはマイクロプロセッサが正常ならば、はぼ周
期的に出力されるはずであるため、この周期性の異常（
パルス間隔が長くなるとか、パルスが出力されない場合
等の異常）をパルス検出回路＋０３にて判断１−２、リ
セットライン１０４にリセットパルスを出力する。これ
によってマイクロプロセッサシステムがなんらかの原因
でプログラムの順序が誤まっている場合（暴走状態）な
どは正常状態に復帰できる。しかしこの正常パルスライ
ン１０２にパルスがほぼ周期的に出力されているとして
もマイクロプロセッサへの入力１０５に対する出力１０
６が本当に正しいものかどうかは保障されない。すなわ
ち、例えばマイクロプロセッサシステムの出力部が故障
した場合には必ずしも正常パルスライン１０２からのパ
ルスの周期性に異常が出るとは限らないからである。し
たがって高信頼性が求められる場合には従来のものでは
対応できないという欠点力はある。第２図は本発明の一
実施例を示すブロック図である。第２図においてマイク
ロプロセッサシステム＋０＋からの出力１０８は、出力
＋０８が出力される直前にソフトウェア的にループ信号
ライン１０９よシ出力されるパルスによりマイクロプロ
セッサシステムへの入力１０７にループ回路１１０内で
ループされ、出力１０６は以前の状態に保持される。そ
してループ回路１１０内でループされた出力を再び入力
し、その出力を発生させる基礎となった入力信号と照合
し、この出力が正しいかどうかをチェックし、その結果
出力が正しいならば再び出力し、出力１０Ｂはループ回
路１１０を通過し、出力１０６となる。このときはルー
プ信号ライン１０９ヘパルスは出力されない。−１だこ
の時正常パルスライン１０２よりパルスを出力する。こ
のパルスは従来と同様の性質のものでマイクロプロセッ
サシステムがリセットされる要領も従来どうりでをる。
期的に出力されるはずであるため、この周期性の異常（
パルス間隔が長くなるとか、パルスが出力されない場合
等の異常）をパルス検出回路＋０３にて判断１−２、リ
セットライン１０４にリセットパルスを出力する。これ
によってマイクロプロセッサシステムがなんらかの原因
でプログラムの順序が誤まっている場合（暴走状態）な
どは正常状態に復帰できる。しかしこの正常パルスライ
ン１０２にパルスがほぼ周期的に出力されているとして
もマイクロプロセッサへの入力１０５に対する出力１０
６が本当に正しいものかどうかは保障されない。すなわ
ち、例えばマイクロプロセッサシステムの出力部が故障
した場合には必ずしも正常パルスライン１０２からのパ
ルスの周期性に異常が出るとは限らないからである。し
たがって高信頼性が求められる場合には従来のものでは
対応できないという欠点力はある。第２図は本発明の一
実施例を示すブロック図である。第２図においてマイク
ロプロセッサシステム＋０＋からの出力１０８は、出力
＋０８が出力される直前にソフトウェア的にループ信号
ライン１０９よシ出力されるパルスによりマイクロプロ
セッサシステムへの入力１０７にループ回路１１０内で
ループされ、出力１０６は以前の状態に保持される。そ
してループ回路１１０内でループされた出力を再び入力
し、その出力を発生させる基礎となった入力信号と照合
し、この出力が正しいかどうかをチェックし、その結果
出力が正しいならば再び出力し、出力１０Ｂはループ回
路１１０を通過し、出力１０６となる。このときはルー
プ信号ライン１０９ヘパルスは出力されない。−１だこ
の時正常パルスライン１０２よりパルスを出力する。こ
のパルスは従来と同様の性質のものでマイクロプロセッ
サシステムがリセットされる要領も従来どうりでをる。
また−正常パルスライン１０２にパルスが出力されなけ
ればマイクロプロセッサシステムから出力１０８は送さ
れず、以前の状態が保持される。このように出力１０８
が正しい信号でない限り（暴走状態）、正常パルスライ
ン１０２にはパルスは出力されずよってマイクロプロセ
ッサシステムはリセットされ、出力信号も送出されない
ので高信頼性が保たれる。
ればマイクロプロセッサシステムから出力１０８は送さ
れず、以前の状態が保持される。このように出力１０８
が正しい信号でない限り（暴走状態）、正常パルスライ
ン１０２にはパルスは出力されずよってマイクロプロセ
ッサシステムはリセットされ、出力信号も送出されない
ので高信頼性が保たれる。
以上のように本発明は出力信号を再び入力させて該出力
信号発生の基礎となった入力信号と照合して正しいかど
うかを診断し、その結果が正しいならば再出力するとと
もに、出力が正しいことを保障するパルスを出力し、そ
のパルスによりマイクロプロセッサが正常であることを
確認し、誤まつているならば再出力せずにマイクロプロ
セッサラリセラトスるため、マイクロプロセッサシステ
ムの高信頼性を保ちつつ暴走状態から正常状態に復帰さ
せることができ、がっ入力信号に対する出力信号が正し
いことが保障される効果を有するものである。
信号発生の基礎となった入力信号と照合して正しいかど
うかを診断し、その結果が正しいならば再出力するとと
もに、出力が正しいことを保障するパルスを出力し、そ
のパルスによりマイクロプロセッサが正常であることを
確認し、誤まつているならば再出力せずにマイクロプロ
セッサラリセラトスるため、マイクロプロセッサシステ
ムの高信頼性を保ちつつ暴走状態から正常状態に復帰さ
せることができ、がっ入力信号に対する出力信号が正し
いことが保障される効果を有するものである。
第１図は従来の暴走防止回路を示すブロック図、第２図
は本発明の一実施例を示すブロック図である。 １０１・・・マイクロプロセッサシステム１０２・・・
正常パルスライン １０５山ハルス検出ｏｏｇ１０４・
・・リセットライン １０５・・入力１０６・・・出
力 １０７・・・マイクロプロセッサシステムへの入力１０
８・・・マイクロプロセッサシステムがらの出力１０９
・・・ループ信号ライン １１０・・・ループ回路
は本発明の一実施例を示すブロック図である。 １０１・・・マイクロプロセッサシステム１０２・・・
正常パルスライン １０５山ハルス検出ｏｏｇ１０４・
・・リセットライン １０５・・入力１０６・・・出
力 １０７・・・マイクロプロセッサシステムへの入力１０
８・・・マイクロプロセッサシステムがらの出力１０９
・・・ループ信号ライン １１０・・・ループ回路
Claims (1)
- （１） マイクロプロセッサを有するシステムにおい
て、出力信号を再び入力させて該出力信号発生の基礎と
なった入力信号と照合して正しいかどうかを診断し、そ
の結果が正しいならば再出力するとともに出力信号が正
しいことを保障するパルスを出力し、そのパルスにより
マイクロプロセッサが正常であることを確認し、また誤
まっているならば再出力せずにマイクロプロセッサをリ
セットすることを特徴とするマイクロプロセッサを有す
るシステムにおける暴走防止方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57130193A JPS5920062A (ja) | 1982-07-26 | 1982-07-26 | マイクロプロセツサを有するシステムにおける暴走防止方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57130193A JPS5920062A (ja) | 1982-07-26 | 1982-07-26 | マイクロプロセツサを有するシステムにおける暴走防止方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5920062A true JPS5920062A (ja) | 1984-02-01 |
Family
ID=15028307
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57130193A Pending JPS5920062A (ja) | 1982-07-26 | 1982-07-26 | マイクロプロセツサを有するシステムにおける暴走防止方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5920062A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0534377U (ja) * | 1991-10-15 | 1993-05-07 | 出戸水栓株式会社 | ストレーナ付き配管具 |
-
1982
- 1982-07-26 JP JP57130193A patent/JPS5920062A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0534377U (ja) * | 1991-10-15 | 1993-05-07 | 出戸水栓株式会社 | ストレーナ付き配管具 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6076172A (en) | Monitoting system for electronic control unit | |
| JPH06149604A (ja) | 多重化システム | |
| JP3529994B2 (ja) | 照合回路 | |
| US10514970B2 (en) | Method of ensuring operation of calculator | |
| JPH0261755A (ja) | ２台のプロセッサを有するコンピュータシステムを監視する装置 | |
| JPH06324721A (ja) | 接続ユニット脱落検知方法 | |
| JPS5931738B2 (ja) | 計算機システムの並列三重系構成方法 | |
| JPH03107562A (ja) | 出力回路異常検出機能を備えたエンジン制御装置 | |
| JPH1078896A (ja) | 産業用電子計算機 | |
| JP3081234B2 (ja) | Ｃｐｕボードのチェック方法 | |
| JPH02281343A (ja) | Ｃｐｕ動作の監視方式 | |
| JPS59206951A (ja) | 制御記憶誤り検出回路の診断方式 | |
| JPS5812062A (ja) | 並列電子計算機システムの出力装置 | |
| JPS61267810A (ja) | 停電検出判定回路 | |
| JPH04369740A (ja) | ウォッチドグタイマ付制御装置 | |
| JPS623346A (ja) | フエイルセ−フ回路付き制御装置 | |
| JPH10307601A (ja) | Ｃｐｕの出力制御回路 | |
| JPS58144901A (ja) | シ−ケンス制御装置 | |
| JPH10124329A (ja) | 割込監視装置 | |
| JPS6155745A (ja) | 故障検知回路 | |
| JPS5917647A (ja) | 制御用電子計算機の誤動作検出装置 | |
| JPH04291643A (ja) | 情報記憶装置 | |
| JPS60169953A (ja) | コンピユ−タの異常検出方式 | |
| JPS5924460B2 (ja) | 中央演算処理装置の再起動装置 | |
| JPS59114621A (ja) | マイクロコンピユ−タ入出力回路 |