JPS59201421A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （ａ）　　発明の技術分野 不光明は半導体装置の製造方法、特：（高融点金属のシ
リコン化合物によるパターンをレジストに用いることな
く形成する製造方法に関する。

（ｂン　従来技術と問題点 半導体装置の製造工程における微細加工は、王としてい
、１つゆるりソグラフイ法によって行なわれている。す
なわち例１えは基板上の導体、半導体もしく（ｄ絶縁体
の皮膜等全所要の形状・寸法とする際に３、この皮膜上
にレジスト皮膜（ｒ（よる所要のパターンを形成してこ
のレジスト皮膜をマスクとして目的とする前記皮膜等を
エツチングすること、或いはレジスト膜の所要のパター
ン部分を！く択的に除すし、その上に所要の材＊ｌ’ｒ
　ｋ用いて皮膜を形成し７、該皮膜の不要の部分？レジ
スト皮膜とともに剥離除去することが行ｌゎれている。

このレジストを用いてパターンを形成するリングラフィ
法に赴いては、レジスト自身の解１象特性。

感光特注、密渚性及び耐エツチング性等の諸物件につい
て目的に応じてｌた択し、かつレジストの塗布方法、露
光、明、体処理及びその前後の熱処理等を何れも充分に
管理された状態で実ｆｊすることが必要であるが、なお
次の如き問題点を有する。

例えばパターンの微細化を行なうためにはレジスト膜厚
を薄くすることが必要であるが、レジスト膜厚を薄くす
ればピンホール等を生ずる危険性が増大する。

塵光処理にひいてはパターンが微細化するに伴って、光
の回１斤とコヒーレンシイが画質に大きい影瞥全及ぼす
などレジストパターンの確度低下が問題となる。ｔ・す
えばフイ像特性に後れるポジ型の７オトレジストを用い
系外線２元を行っても、光の１Ｌｉ１イ斤及び定在波の
影響によりレジストｖ厚方向のや 光エネルギ分布が不均となって現像（支）の扇面が垂直
とはならず、パターンの寸法が例えば１〔μｍ〕程度以
下である場せには左右の端面が分嘉しないいイつゆるブ
リッジ現象を生ずることがある。

また現像処理において用いられる有ＩＺを溶剤はレジス
トを膨潤させるために、その浴剤の除去とレジストの密
着性を向上するためにポストベークと呼ばれる熱処理が
心安とされているが、前記の塵量、熱処理もレジストパ
ターンの４１１度低下の要因となっている。

更にレジストパターン形成し２のエツチング処理におい
ても、レジスト皮膜の密着性が不充分であるならば、ウ
ェットエツチング処理においてはレジスト皮膜と下地と
の１８」Ｖこエツチング以が７λ人してパターン４’Ｓ
灰ン５：４Ｊ　Ｌ／　＜劣化する。また特にウェットエ
ツチング処理において強く現われるザイドエノナングに
よって１．得られるパターンの４；ｌｊｉ　ｔはなわれ
ているが、ドライエツチング処理（づ、一般に物質の差
による選択性に乏しく、レジスト、膜厚全ウェットエツ
チング処理に比較して厚くする必要がるるなどの不利な
点矛ン汀する０ ｈｌＯ８型竜界効果トランジスタは手礪（魯集積回路装
訛全構１戎するトランジスタとして最も多く用いられて
いるが、その動作速度及び集積密度の向上のためにその
ゲート長の短稲が推進きれており、また同：時にゲート
電１・１デＳを従来の多結晶シリコンより低ｊＡＴ′７
Ｌ率の金属又は金１剣のシリコン化合物によって形成す
ることが行なわれている。

このゲート電極等の形ル２にも現在リソグランイ法が適
用されており、前記のａｔ＋き間項の％ｆ決が必要とき
れている。

（ｃ）　　発明の目的 不究明（よ前記聞−臓に対処するために、金線のシリコ
ン化は籾より７にる電４ｄ及υ−、ミ′を等について、
レジスト２月Ｊいｌ−こと７；　＜　’Ｃ’つパターン
を形成す６十々工俸袈はの畏ユｄ方法な４）Ａ供す、ｐ
ことを目的とす、ｂ。

（ｄ）発男′Ｄ鉤成 不発明の前記ｌ：１市は、半・ｉ体裁体上に非晶質シリ
コン１臭を形成し、該非晶質シリコン膜にエネルギ線？
ｒ彪択的に照りｊして該ゾ（：晶薦シリコン膜を多結晶
シリコンｊ腕に敦侠し、該φＭｊ品シリコノｊ戸に対し
て〕ム択的に如Ｊ記非晶貝ンリコン瞑ｆ３：除去し、し
かる後に該多＋１’ｉ’Ｊ晶シリコン膜を爺ＡＳ反繰で
設概して力日に凸処刑二をｉ’ｙ　１い該多カニ吉晶ン
リコンｎｒＹを前ｄ己金属のンリコン化計１〃ム・、１
に変イカする；：２４造方法により逐成さイしるＯ ＜ｅ）　　発明の実施ｊｔ＋３ 以下不発明全実施例に、Ｌつ図面を参照して具体的に説
明する。

ゐ３１図乃全第５図は不発明のｐａｏｓ型′直界効果ト
ランジスタ（ＭＯＳ　　ＦＥＴ）のゲート電極にかかる
実施例を示す断面図である。

第１図参照 シリコン基板１上に従来技術によってフィールド路数化
膜２及びゲー）　ｂ？化膜３？形成する。

ゲー）ＥＥ化膜３及びフィールド酸化膜２上に、例えば
電子ビーム蒸着法によって非晶質シリコン１模４を厚さ
例えば０．４’（μｍ〕程鹿に形成する。

次いで非晶質シリコン膜４上に、例えばスノくンタリ／
グ法によって二酸化シリコン膜５７１ｉ：厚さ例えば約
０．６〔μｍ　）　Ｉｃ形成する。この二酸化シリコン
腿５の厚さは不実施例の如くエネルギ線として光を用い
る場合には反射率を極小とする値が選択される。

第２図参照 非晶質シリコン膜４のゲート電極とする値域４′に選択
的にエネルギ線照射を行なう。本実施例においてはエネ
ルギ線としては連続波、出力約１〔Ｗ〕のアルゴン（Ａ
ｒ　）レーザを用い、ビーム径全約１〔μｍ〕として速
度約５　［：　ｃｍ　／ｓｅｃ　］で走走査行っている
。照射領域を選択する手段はマスクを用いても又マスク
を用いない選択的照射でもよい。なおこのアルゴンレー
ザ光照射の際に、不実施例においては半導体基体の温度
を２５０〔Ｃ１１程度に加熱している。

このエネルギ線が照射された領域４′の非晶質シリコン
は加熱されて多結晶シリコン領域６となる。

第３図参照 二酸化シリコン膜５を弗酸（ＨＦ）系エツチング液（（
より除去し、次いで弗ば、硝酸（ＨＮＯｓ）燐酸（Ｈ３
ＰＯ４）及び】１４塩素ル４（ＭＣ／ＺＯ４）を含むエ
ツチング液によって非晶質と多結晶状態でのエツチング
レートの差を利用して非晶質シリコン膜４を只択的に除
去する。この選択的エツチングは反応性イオンエツチン
グ法によって実施することも可能でろる。

第４図参照 上記半導体基体上に高融点金属、不実施例にお形成し、
前記多結晶シリコン領域６を被覆する。

次いで例えば温度５５０〔℃〕、時間３０分間程Ｉ更の
加熱処理を行なう。この加熱処理によって領域６の多結
晶ンリコ／はモリブデンとの間で共晶を生成しモリブデ
ンシリサイド（ＭｏＳｉ２）に変換されてゲート電極８
が形成される。

第５図参照 モリブデン皮膜７を、例えば硝酸、燐酸（Ｈ３−ＰＯｌ
）及び酢酸の混合溶液を用いて除去して、図に示すゲー
ト酸化膜３上にモリブデンシリサイドゲート電極８が設
けられた状態が得られる０以下従来技術によってＭＯＳ
　　ＦＥＴを製造することができる。

なお、不実施例においてはシリコンとの間に化合物を形
成せしめる金属としてモリブデンを用いているが、他の
高融点金属２例えばチタン＜Ｔｉ）。

タングステン（Ｗ）等を用いて本発明を実施しても、同
様の効果を得ることができる。

また本発明の製造方法によって配線を形成することも可
能である。この配線が接続されるｔｔｉ又は下層配線が
高融点金属或いはそのシリサイドである場合においても
、＋：尭つ］のエネルギ綴照射によって目から共融化が
行なわれる。

（ｆ）　　発明の詳細 な説明した如く不発明によれば、モリブデンノリ−ナイ
ド寺の’Ａｌ−４シリコン化七物による’ｌ”’＋　’
（’１及び配線などのパターンをレジストを用いること
なく形成することが可ＤＩＥであり、かつバクーン形成
の手段としてはマスク社用いる光′ｊ″−的方法のみな
らず、レーザ光もしくは１．Ｌ子ビーム（ｆ（よる直接
１４画決も通用すめこと〃・］すｉｊ＋でうって、レジ
ストにかかる間店点を排除して麺れた牛ζＩ体装置白二
仝ｄ造することができる。

りのゲー１−　Ｉｆｉ・陰にかかる不発明の実測列を示
す断面図である。

図において、ｌはシリコン基づ反、２４はフィールド酸
化膜、３はゲートｅ化膜、４（ｄ、非晶質シリコン；摸
、５は二酸化シリコン：摸、６は多結晶シリコドゲート
電極を示す。

亨１　図 竿２叫 第３　目 【 イ・　４　財［

Claims (1)

【特許請求の範囲】
1. 半導体基体上に非晶質ンリコン烏を杉成し、該非晶１１
   ンリコ＞′、」にエネルギ綴ヲ選択的に照射して該非晶
   質シリコン膜を多、結晶シリコン膜に変換し、ｔｉ亥多
   結晶シリコン暎に対して選択的に前記非晶質シリコンｊ
   ｔｘ全除去し、しかる後（（該多冶晶シリコン１ｊλと
   金属皮膜で被指して力ｒＩ熱熱処理性行い該多結晶シリ
   コン：漠を前記金属のシリコン・化合物１戻に変換する
   工ｉ呈企含むこと子特徴とする十〇体装置の製造方法。