JPS6018143B2 - 半導体集積回路の製造方法 - Google Patents

Description

【発明の詳細な説明】 本発明は半導体集積回路の製造方法に関し、特に多品種
の半導体集積回路を短期間で経済的に生産することので
きる製造方法を提供するものである。

半導体集積回路は情報処理装置に代表される各種電子機
器に使用され、しかもそれ自体がより小形化、高集積化
されつつある。

より高集積化された集積回路を一般に大規模集積回路（
ＬＳＩ）と称しているが、このうち論理回路を含む大規
模集積回路（以下論理ＬＳＩと称する）では、多品種少
量生産となることが多い。

特に超大型情報処理装置に使用される論理は１において
は、同一品種の使用量が少なく一方、多品種の使用が必
要とされる。また、論理変更、論理修正が生じた場合に
は短期間で新しい品種の論理は１を製造する必要が生ず
る。

このため、従来は１個の半導体チップ内にトランジスタ
、ダイオード及び抵抗等の素子を該半導体チップ内に複
数個の単位論理回路が形成され得るよう形成配置し、該
単位論理回路内の配線および／あるいは単位論理回路間
の配線品種毎に適宜変更して形成し、異なる論理機能を
有する種々の論理ＬＳＩを形成する手段、いわゆるマス
クースライス法が多用されている。

しかしながら、このように品種毎に形成する配線を変更
する場合には、談論理ＬＳＩは通常多層配線構造とされ
フオトェッチング工程に多数のマスクを必要とされるこ
とからして、全品種を製造するためには非常に多数のマ
スクを準備しなくてはならない。

しかも一品種における配線層の形成工程は長時間を要し
、総じて一品種の製造経費を高価なものとしてしまう。
また、配線層形成工程の終了後に複雑なボンディングパ
ットの形成、あるいはビームリードの形成等が必要とさ
れる場合には、製造工程のズ坪陣な増加を招来し、論理
設計からＬＳＩ完成までに要する時間が非常に長くなっ
てしまう。

本発明は、このような従来の多品種、小量の半導体集積
回路の製造方法における問題点、すなわち製造経費の増
大並びに製造に要する時間の増大を解決することができ
る製造方法を提供しようとするものである。

本発明によれば半導体集積回路の製造において、半導体
基板と最上層の絶縁膜との間に少なくとも一層の多品種
に共用可能な配線層を形成し、該配線層の切断予定個所
を各品種とも共通にしておき、前記切断予定個所上の前
記絶縁膜を所定の品種に従って選択的にエッチングする
ことにより除去し、該絶縁膜をマスクとして前記配線層
を切断する工程を有することを特徴とする半導体装置の
製造方法、及び半導体集積回路の製造において、半導体
基板と最上層の第１の絶縁膜との間に、多品種に共用可
能な第１の配線層と第２の絶縁膜を介して該第１の配線
層より下層の多品種に共用可能な第２の配線層を形成し
、前記第１及び第２の絶縁膜を所定の品種のマスクに応
じて選択的にエッチングすることにより除去し、前記第
１の絶縁膜をマスクにして前記第１の配線層を且つ前記
第１及び第２の絶縁膜をマスクとして前記第２の配線層
を同時に切断する工程を有することを特徴とする半導体
装置の製造方法が提供される。

次に本発明を図面をもって詳細に説明しよう。

第１図は本発明に係る半導体集積回路の製造方法の一実
施例を示す工程断面図である。同図においてａ〜ｂは全
品種に共通な配線パターンの形成工程、ｃ〜ｅは品種に
よって異なる配線パターンの形成工程を示す。

また、同図において１は内部にトランジスタ、ダシオー
ド等の能動素子及び抵抗等の受動素子が複数個形成され
たシリコンＳｉ半導体基板、２は該半導体基板上に形成
された絶縁層（図示せず）に設けられた閉口（窓）を介
して前記各素子から導出された、例えばアルミニウムＡ
そからなる第１層目配線層、あるいは該第１層目配線層
上に形成された絶縁層（図示せず）に設けられた関口を
介して該第１層目配線層から導出された第２層目配線層
を示す。

また３，５は例えば二酸化シリコンＳｉＱあるいは鱗桂
酸ガラス凶○からなる層間絶縁層及び表面保護絶縁層で
あり、更に４は前記配線層２から層間絶縁層３に設けら
れた閉口を介して導出された上層配線層である。ここで
配線層２及び４は予め同図ａに示される如く全品種に共
通するパターンを有して形成される。

次いで同図ｂに示される如く、下層配線層２の切断予定
個所６，７上の絶縁層を所定パターンを有するマスクを
用いて軽くエッチングし、その０厚さを薄くする。この
エッチングパターンは全品種共通とすることができる。
なお、配線層の切断が最上層のみで下層に及ばない時に
はこの同図ｂに示す処理工程は必要とされない。次いで
、同図ｃに示される如く、ある特定の品タ種における必
要配線パターンを形成すべく、特定パターンを有するマ
スクを用いて最上の配線層４の切断予定個所８並びに前
記下層配線層２の切断予定個所７を覆う絶縁層３並びに
５に関口を設ける。

次いで、同図ｄに示される如く、前記関口が設けられた
絶縁層をマスクとして、配線層４及び２をエッチングし
、両配線層の所望個所を切断する。この結果、ある特定
の品種に必要とされる配線パターンが形成される。しか
る後、必要に応じて配線層の切断部露出面、すなわち関
口内に合成樹脂あるいはガラス村からなる保護被覆９を
施してもよい。

なお、第１図では２層の未完成配線を切断する場合を示
したが、１層のみの場合でも更に３層以上の場合でも同
様にして配線切断によって多品種のＬＳＩをつくること
ができる。

例えば、３層配線の場合１，２層配線を品種に共通な完
成された配線とし、３層のみを未完成配線として論理設
計後、品種に固有な切断パターンによって配線を切断し
多品種のＬＳＩを作ることもできる。

又、１層配線のみを完成された配線とし２，３層配線を
未完成配線としたり、あるいは１，２，３層配線共に未
完成配線としたり、あるいは１，２，３層配線共に未完
成配線として品種に固有のパターンに従って未完成配線
を切断し、完成されたは１をつくることができる。第２
図に前記第１図に示された工程に従って所望の配線層が
形成される過程を示す。

同図ａは未完成配線パターンの形成された状態で４は最
上層配線パターン、２はその下層配線パターンであり貫
通孔１０１こよって２と４の配線は接続されている。

論理りＳＩにおけるパターン設計にはＤＡ（戊ｓｉｇｎ
Ａｕｔｏｎ肌ｉｏｎ）が採用されることが多くパターン
は規則的な部分が多い。第２図も瓜１の中の１部の配線
パターンを図示したもので規則的なパターンになってい
る。この状態は前記第１図ａに示される工程に相当する
。

また、第２図ｂは、前記未完成配線パターンのうち下層
配線層２の切断予定個所６，７上の絶縁層を、所定パタ
ーンを有するマスクを用いて軽くエッチングし、その厚
さを薄くした状態を示す。この状態は第１図Ｍこ示され
る工程に相当する。更に第２図ｃは、ある特定の品種に
おける必要配線パターンが、前記下層配線層２は部分７
、上層配線層４は部分８において切断されたことにより
形成された状態を示す。

即ち、第２図ｃにおいては、下層配線及び上層配線層の
全品種に共通な切断予定個所の中の特定の個所が切断さ
れたことになる。この状態は、第１図ｃ〜ｄに示される
工程に相当する。なお、第２図ｄは同図ｃに示す配線層
の接続状態を簡略化して示したものであ。

第３図に本発明による方法により禾完成配線を切断して
所望の論理回路にした例の１部を平面図で示す。

通常、論理は１としては１００ゲートから数１００ゲー
トまでの規模が実用的であり、第３図ではその一部の２
ゲート分についてのパターン例を示している。

ＢＩの内部配線はゲート間配線接続、入力端子と内部ゲ
ート間配線接続、内部ゲートと出力端子間配線接続更に
ゲート自身の内部配線などがあるがすべてこの配線切断
方式で所望の配線にすることができる。

例えば、使用しないゲートの消費電力を節約するために
ゲート内の素子間接続配線を切断することなどが可能で
ある。

第３図では簡略化のためにゲート内の抵抗、トランジス
タなどの素子及び素子間接続配線を省略し、論理記号で
示してある。

同図ａは、品種に共通なパターンで２，４は未完成配線
パターン、１０は層間接競孔である。

ゲートの入力及び出力はこの例では配線層２に接続され
ている。また同図ｂは品種に固有の切断パターンに従い
、部分７，８で未完成配線パターンを切断した図である
。切断部分７は下層配線２を、切断部分８は最上層配線
４を切断した個所である。この同図ｂに示される接続状
態をわかりやすく表示すると同図ｃの如くになる。

このように多品種に共通な未完成配線を、特定品種に固
有な切断パターンで未完成配線を切断することにより種
々の品種のは１を１品種あたりの固有なパターン層、ひ
いてはマスク数を減少させ、かつ短納期で製造すること
ができる。

【図面の簡単な説明】

第１図は本発明による半導体集積回路の製造工程を示す
工程断面図、第２図及び第３図は本発明による製造工程
を示す工程平面図を示す。 第１図〜第３図において、１・・・半導体基板、２・・
・未完成の下層配線層、３・・・絶縁膜、４…未完成の
最上層配線層、５・・・最上層の絶縁膜、６，７，８・
・・絶縁層のエッチング部分、９・・・保護被覆、１０
・・・層間接続孔。 第１図 第１図 第２図 第３図

Claims (1)

1. 【特許請求の範囲】 １ 半導体集積回路の製造において、半導体基板と最上
   層の絶縁膜との間に少なくとも一層の多品種に共用可能
   な配線層を形成し、該配線層の切断予定個所を各品種と
   も共通にしておき、前記切断予定個所上の前記絶縁膜を
   所定の品種に従つて選択的にエツチングすることにより
   除去し、該絶縁膜をマスクとして前記配線層を切断する
   工程を有すことを特徴とする半導体装置の製造方法。 ２ 半導体集積回路の製造において、半導体基板と最上
   層の第１の絶縁膜との間に、多品種に共用可能な第１の
   配線層と第２の絶縁膜を介して該第１の配線層より下層
   の多品種に共用可能な第２の配線層を形成し、前記第１
   及び第２の絶縁膜を所定の品種のマスクに応じて選択的
   にエツチングすることにより除去し、前記第１の絶縁膜
   をマスクにして前記第１の配線層を且つ前記第１及び第
   ２の絶縁膜をマスクとして前記第２の配線層を同時に切
   断する工程を有することを特徴とする半導体装置の製造
   方法。