JPS59210657A - 回路素子の品種名識別方法 - Google Patents
回路素子の品種名識別方法Info
- Publication number
- JPS59210657A JPS59210657A JP58085343A JP8534383A JPS59210657A JP S59210657 A JPS59210657 A JP S59210657A JP 58085343 A JP58085343 A JP 58085343A JP 8534383 A JP8534383 A JP 8534383A JP S59210657 A JPS59210657 A JP S59210657A
- Authority
- JP
- Japan
- Prior art keywords
- flip
- scan
- circuit element
- lsi
- name
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Semiconductor Integrated Circuits (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（ａ） 発明の技術分野
本発明は半導体の高集積度回路素子（ＬＳＩ）における
品種名の識別方法に関する。
品種名の識別方法に関する。
（′ｂ）技術の背景
近年半導体技術特に集積技術の発展によシ多数の回路要
素を１パツケージのＬＳＩとして提供されるようになっ
た。従来よりデータ処理のだめの論理回路はナンドおよ
びオア回路のような組合せ回路素子と更に複数の組合せ
回路によシ得られるラッチ、レジスタ、フリップフロッ
プ回路（ＦＦ）のような順序回路を多数具備し、相互に
接続して構成される。
素を１パツケージのＬＳＩとして提供されるようになっ
た。従来よりデータ処理のだめの論理回路はナンドおよ
びオア回路のような組合せ回路素子と更に複数の組合せ
回路によシ得られるラッチ、レジスタ、フリップフロッ
プ回路（ＦＦ）のような順序回路を多数具備し、相互に
接続して構成される。
（ｅ） 従来技術と問題点
従来より論理回路は上記のように組合せおよび順序回路
を組合せて得られるが、集積度がそれ程でもなかった従
来は組合せおよび順序回路素子はそれぞれ同一品種を少
数個実装した小規模集積度回路素子（ＳＳＩ）やこれ等
を少数個組合せて特定の基本機能を実現する中規模集積
回路素子（ＭＳＩ）を多種複数個を中間実装単位の例え
ば配線プリント板により集会回路機能を構成してデータ
処理装置等における論理回路の実現手段としていた。
を組合せて得られるが、集積度がそれ程でもなかった従
来は組合せおよび順序回路素子はそれぞれ同一品種を少
数個実装した小規模集積度回路素子（ＳＳＩ）やこれ等
を少数個組合せて特定の基本機能を実現する中規模集積
回路素子（ＭＳＩ）を多種複数個を中間実装単位の例え
ば配線プリント板により集会回路機能を構成してデータ
処理装置等における論理回路の実現手段としていた。
集積度の向上に従い従前の配線プリント板レベルの回路
機能毎に例えばマイクロプロセッサ（ＭＰＵ）のような
複雑な論理回路も１パツケージの小形、軽量且低コスト
で提供されるようになり、最近はマスタスライスＬＳＩ
等に代表されるように需要家の特殊仕様に基く所望のＬ
ＳＩが短時間で提供されるように彦った。このようにＬ
ＳＩにおける論理回路の構成は多数の組合せ回路と順序
回路によるがその組合せは集積度の向上と共にＬＳＩは
多量の品種として提供される。
機能毎に例えばマイクロプロセッサ（ＭＰＵ）のような
複雑な論理回路も１パツケージの小形、軽量且低コスト
で提供されるようになり、最近はマスタスライスＬＳＩ
等に代表されるように需要家の特殊仕様に基く所望のＬ
ＳＩが短時間で提供されるように彦った。このようにＬ
ＳＩにおける論理回路の構成は多数の組合せ回路と順序
回路によるがその組合せは集積度の向上と共にＬＳＩは
多量の品種として提供される。
この多品種に及ぶＬＳＩを試験する場合一般にＬＳＩ品
種の識別は例えば目視によって捺印表示による品種名を
読取る等人手による認識によるがＬＳＩの品種増大に伴
って人手による管理は増々困難になりつ＼ある。一方こ
れ等のＬＳＩおよびＬＳＩを多数使用した装置の診断お
よび故障位置指摘を容易にするためＦＦの保持するデー
タを読出す（スキャンアウト）と共に任意のＦ’Ｆに期
待するデータを書込む（スキャンイン）機能が論理回路
に導入されている。
種の識別は例えば目視によって捺印表示による品種名を
読取る等人手による認識によるがＬＳＩの品種増大に伴
って人手による管理は増々困難になりつ＼ある。一方こ
れ等のＬＳＩおよびＬＳＩを多数使用した装置の診断お
よび故障位置指摘を容易にするためＦＦの保持するデー
タを読出す（スキャンアウト）と共に任意のＦ’Ｆに期
待するデータを書込む（スキャンイン）機能が論理回路
に導入されている。
（ψ 発明の目的
本発明の目的はＬＳＩにおける多種類の品種名識別に関
する問題点を解決するため各ＬＳＩ毎にＬＳＩ設計段階
でその内部に品種名を識別コードとして構成回路の一部
に用意しておき、ＬＳＩの品種名が必要なときはスキャ
ンアウトによるデータの読取シと同様の手法で送出せし
め、従来のように人手によることなく電気信号により品
種名が得られる手段を提供しようとするものである。
する問題点を解決するため各ＬＳＩ毎にＬＳＩ設計段階
でその内部に品種名を識別コードとして構成回路の一部
に用意しておき、ＬＳＩの品種名が必要なときはスキャ
ンアウトによるデータの読取シと同様の手法で送出せし
め、従来のように人手によることなく電気信号により品
種名が得られる手段を提供しようとするものである。
（ｅ） 発明の構成
この目的は複数の回数素子を集積して構成する高集積度
回路素子において、該素子品種名をコード表示する複数
ビットに対応するフリップフロップ回路素子および該複
数のフリップフロップ回路素子におけるスキャンチェー
ン接続に際して各正出力端子または反転出力端子を素子
の品種名に対応して選択配線する手段を備えてなり、該
フリップフロップ回路素子の零リセットにより得られる
品種名をフリップフロップ回路素子のスキャンチェーン
に印加するシフトクロックによりスキャンアウト動作せ
しめて得ることを特徴とする高集積度回路素子の品種名
識別方法を提供することによって達成することが出来る
。− （ｆ） 発明の実施例 以下図面を参照しつ＼本発明の一実施例について説明す
る。
回路素子において、該素子品種名をコード表示する複数
ビットに対応するフリップフロップ回路素子および該複
数のフリップフロップ回路素子におけるスキャンチェー
ン接続に際して各正出力端子または反転出力端子を素子
の品種名に対応して選択配線する手段を備えてなり、該
フリップフロップ回路素子の零リセットにより得られる
品種名をフリップフロップ回路素子のスキャンチェーン
に印加するシフトクロックによりスキャンアウト動作せ
しめて得ることを特徴とする高集積度回路素子の品種名
識別方法を提供することによって達成することが出来る
。− （ｆ） 発明の実施例 以下図面を参照しつ＼本発明の一実施例について説明す
る。
図は本発明の一実施例における回路素子の品種名して１
″″′０″のビットデータを設定するための配線部、３
はシステム動作用の主論理回路によるスキャンチェーン
である。更にＦＦＩＩＬ−ｈおよびＦＦＩ〜ｎはそれぞ
れフリップフロップ回路である。こ＼でスキャンチェー
ン１は品（Φ名のスキャンアウトに先立ち例えば電源投
入時に実行される零リセツト動作に従ってＦＦａ−ｈの
セット入力に０を印加してその正出力端子Ｑの出力が低
レベル時選択して配線により設定しておく。
″″′０″のビットデータを設定するための配線部、３
はシステム動作用の主論理回路によるスキャンチェーン
である。更にＦＦＩＩＬ−ｈおよびＦＦＩ〜ｎはそれぞ
れフリップフロップ回路である。こ＼でスキャンチェー
ン１は品（Φ名のスキャンアウトに先立ち例えば電源投
入時に実行される零リセツト動作に従ってＦＦａ−ｈの
セット入力に０を印加してその正出力端子Ｑの出力が低
レベル時選択して配線により設定しておく。
こ＼では品種名の例を８ビツトで１１・０００１００を
示している。スキャンチェーン１は従来における通常の
スキャンチェーン３をＯｆ成するＦ’ＦＩ〜ｎのすべて
がその正出力端子（Ｑより出力信号を取出して上位ＦＦ
のデータ入力に接続し７て賛成しているのに比較して、
スキャンチェーン１では配線部αへｈ ｒＶより出力すべきデータに対応して場合によりＱまた
は反転出力端子（Ｑより出力して下位ＦＦ’のデータ入
力に印加している。従って下位ＦＦからシフトされるデ
ータはＱから出力しているＦＦこ＼ではＦＦａ、Ｃ９ｆ
９ｇを通過する時にビットデータの１°”″０パが反転
されるのでＦ Ｆ ａ −ｈから各々出力される１０１
ｏｏ１１ｏにおいて例えばＦＦａ〜ｈの最上位Ｆｌ”ａ
け出力布に反転するＦＦがないのでそのま＼゛１″ＦＦ
ｂの６０″はＦＦａで反転されて最終的に外部は１とし
て出力される。
示している。スキャンチェーン１は従来における通常の
スキャンチェーン３をＯｆ成するＦ’ＦＩ〜ｎのすべて
がその正出力端子（Ｑより出力信号を取出して上位ＦＦ
のデータ入力に接続し７て賛成しているのに比較して、
スキャンチェーン１では配線部αへｈ ｒＶより出力すべきデータに対応して場合によりＱまた
は反転出力端子（Ｑより出力して下位ＦＦ’のデータ入
力に印加している。従って下位ＦＦからシフトされるデ
ータはＱから出力しているＦＦこ＼ではＦＦａ、Ｃ９ｆ
９ｇを通過する時にビットデータの１°”″０パが反転
されるのでＦ Ｆ ａ −ｈから各々出力される１０１
ｏｏ１１ｏにおいて例えばＦＦａ〜ｈの最上位Ｆｌ”ａ
け出力布に反転するＦＦがないのでそのま＼゛１″ＦＦ
ｂの６０″はＦＦａで反転されて最終的に外部は１とし
て出力される。
以下ＦＦｃの１はＯ，ＦＦｄの０はｏ、ＦＦｅ品種名は
１１０００１００として出力される。
１１０００１００として出力される。
本実施例では品Ａへ名を出力するスキャンチェーン１が
このように構成されるので従来ＦＦの保持するデータ訂
、出すために行うスキャンアウト動作のシフトクロック
に従ってスキャンアウトデークの後尾に該回路素子の品
イク１名を電気信号として読出すことが出来る。尚こ＼
でにス鮎ヤンチェーンＱ〜ノア １の配ｐに部ゴよって選択するｌｉ”Ｊｉ’ａ−ｈにお
けるＱの故が偶数に設定されているのでスキャンチェー
ン３に外部よりスキャンインするデータは”１″ＩＴ
０１１が反転されることなくスキャンチェーン１の入力
からシフトされるので間〃ζは々いがＱの数が奇数とな
る時は偶パリティと外るように別途反転する回路素子を
設けるかスキャンインデータを反ｆする必要がある。尚
こ＼では品種名を８ビツトの例によったが他の任意のビ
ット数で同様に実籾、出来ることはいう迄もない。また
ＦＦの増加はＬＳＩを構成する回路素子では集積度が向
上しておりＦＦｌ０個種の増加は余り問題に彦らない。
このように構成されるので従来ＦＦの保持するデータ訂
、出すために行うスキャンアウト動作のシフトクロック
に従ってスキャンアウトデークの後尾に該回路素子の品
イク１名を電気信号として読出すことが出来る。尚こ＼
でにス鮎ヤンチェーンＱ〜ノア １の配ｐに部ゴよって選択するｌｉ”Ｊｉ’ａ−ｈにお
けるＱの故が偶数に設定されているのでスキャンチェー
ン３に外部よりスキャンインするデータは”１″ＩＴ
０１１が反転されることなくスキャンチェーン１の入力
からシフトされるので間〃ζは々いがＱの数が奇数とな
る時は偶パリティと外るように別途反転する回路素子を
設けるかスキャンインデータを反ｆする必要がある。尚
こ＼では品種名を８ビツトの例によったが他の任意のビ
ット数で同様に実籾、出来ることはいう迄もない。また
ＦＦの増加はＬＳＩを構成する回路素子では集積度が向
上しておりＦＦｌ０個種の増加は余り問題に彦らない。
一方１パッケージにおいて制約の厳しい入出力端子数の
増加については以上説明したように従来のシステム動作
用のスキャンインアウト用と共用にし、シフトクロック
も流用出来るので無視出来る。
増加については以上説明したように従来のシステム動作
用のスキャンインアウト用と共用にし、シフトクロック
も流用出来るので無視出来る。
勿論入出力端子数に余裕があれば品種名表示専用として
スキャンチェーンｌのスキャンアウトを別途設けても良
い。この場合スキャンチェーン１にはスキャンインは必
要ないのでスキャンインはスキャンインチェーン３専用
となる。
スキャンチェーンｌのスキャンアウトを別途設けても良
い。この場合スキャンチェーン１にはスキャンインは必
要ないのでスキャンインはスキャンインチェーン３専用
となる。
（ｇ） 発明の詳細
な説明したように本発明によれば従来ＬＳＩの品種名を
人手によって管理していた方法に代えて、ＬＳＩのスキ
ャンインアウト時に印加するシフトクロック信号に従っ
て品種名が電気信号として得られるので、ＬＳＩ単体の
試験は勿論プリント配線板等の中間実装単位に複数個実
装された場合でも実装状態のま＼１個ずつ電気的に確認
が出来るので人手を煩わすことなく品種名識別における
高速処理が実現出来るので有用である。
人手によって管理していた方法に代えて、ＬＳＩのスキ
ャンインアウト時に印加するシフトクロック信号に従っ
て品種名が電気信号として得られるので、ＬＳＩ単体の
試験は勿論プリント配線板等の中間実装単位に複数個実
装された場合でも実装状態のま＼１個ずつ電気的に確認
が出来るので人手を煩わすことなく品種名識別における
高速処理が実現出来るので有用である。
図は本発明の一実施例における回路素子の品種名識別方
法におけるブロック図である。図において、１は品種名
表示用スキャンチェーン、２は配線部、３はシステム動
作用のスキャンチェーン。 ＦＦａ〜ｈおよびＦＦＩ〜ｎはフリップフロップ回路で
ある。 シフト方耐 シフ）７（７・ｙ ７
法におけるブロック図である。図において、１は品種名
表示用スキャンチェーン、２は配線部、３はシステム動
作用のスキャンチェーン。 ＦＦａ〜ｈおよびＦＦＩ〜ｎはフリップフロップ回路で
ある。 シフト方耐 シフ）７（７・ｙ ７
Claims (1)
- 複数の回数素子を集積して構成する高集積度回路素子に
おいて、該素子品種名をコード表示する複数ビットに対
応するフリップフロップ回路素子および該複数のフリッ
プフロップ回路素子におけるスキャンチェーン接続に際
して各正出力端子または反転出力端子を素子の品種名に
対応して選択配線する手段を備えてなシ、該フリップフ
ロップ回路素子の零リセットによシ得られる品種名をフ
リップフロップ回路素子のス、キャンチェーンに印加す
るシフトクロックによシスキャンアウト動作せしめて得
ることを特徴とする高集積度回路素子の品種名識別方法
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58085343A JPS59210657A (ja) | 1983-05-16 | 1983-05-16 | 回路素子の品種名識別方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58085343A JPS59210657A (ja) | 1983-05-16 | 1983-05-16 | 回路素子の品種名識別方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59210657A true JPS59210657A (ja) | 1984-11-29 |
| JPH0436464B2 JPH0436464B2 (ja) | 1992-06-16 |
Family
ID=13856004
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58085343A Granted JPS59210657A (ja) | 1983-05-16 | 1983-05-16 | 回路素子の品種名識別方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59210657A (ja) |
-
1983
- 1983-05-16 JP JP58085343A patent/JPS59210657A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0436464B2 (ja) | 1992-06-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5109190A (en) | Semiconductor apparatus including semiconductor integrated circuit and operating method thereof | |
| US5463338A (en) | Dual latch clocked LSSD and method | |
| US5631912A (en) | High impedance test mode for JTAG | |
| JPS62220879A (ja) | 半導体装置 | |
| TW211094B (en) | Built-in self-test network | |
| US20080005634A1 (en) | Scan chain circuitry that enables scan testing at functional clock speed | |
| US4933575A (en) | Electric circuit interchangeable between sequential and combination circuits | |
| JPH0374796B2 (ja) | ||
| US4743840A (en) | Diagnosing method for logic circuits | |
| JPS59210657A (ja) | 回路素子の品種名識別方法 | |
| JPS59211146A (ja) | スキヤンイン方法 | |
| KR100503692B1 (ko) | 고정논리값을출력하는수단의출력과회로의입력사이의접속테스팅장치 | |
| JPS6173075A (ja) | Ｌｓｉ論理状態抽出方式 | |
| JPH0389178A (ja) | 半導体集積回路 | |
| JPH03108676A (ja) | 集積回路の遅延時間測定方法 | |
| KR0121943B1 (ko) | 바운더리 스캔의 3직렬 시프트 레지스터 | |
| JP2002350509A (ja) | 半導体装置 | |
| JPH0232271A (ja) | 半田付不良検査用テスト回路を有する多ピンｌｓｉ | |
| JPH01180474A (ja) | Ｌｓｉのスキャン制御回路 | |
| JPS62212582A (ja) | 半導体集積回路 | |
| JPS63255672A (ja) | 回路ブロツクテスト回路 | |
| JPS63193238A (ja) | アドレススキヤン方式 | |
| JPS63164456A (ja) | 半導体集積回路 | |
| JPH026772A (ja) | 集積回路 | |
| JPS60192343A (ja) | 半導体集積回路 |