JPS5921192B2 - 半導体不揮発性記憶装置の製造方法 - Google Patents
半導体不揮発性記憶装置の製造方法Info
- Publication number
- JPS5921192B2 JPS5921192B2 JP51145731A JP14573176A JPS5921192B2 JP S5921192 B2 JPS5921192 B2 JP S5921192B2 JP 51145731 A JP51145731 A JP 51145731A JP 14573176 A JP14573176 A JP 14573176A JP S5921192 B2 JPS5921192 B2 JP S5921192B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- substrate
- memory device
- volatile memory
- al2o3
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/69—IGFETs having charge trapping gate insulators, e.g. MNOS transistors
Landscapes
- Bipolar Transistors (AREA)
- Non-Volatile Memory (AREA)
Description
【発明の詳細な説明】
本発明は特性が安定したＭＡＯＳ型の半導体不揮発性記
憶装置を製造する方法に関する。
憶装置を製造する方法に関する。
ＭＡＯＳ型メモリは二酸化シリコン（ＳｉＯ２）膜とア
ルミナ（Ａｌ２Ｏ３）膜の２重膜をゲート絶縁膜として
有するもので、これら絶縁膜の界面には多くの界面エネ
ルギレベルが形成されて電荷を蓄積するトラップとして
働き、これによつて電源切断後も記憶内容が維持される
不揮発性記憶装置として動作し得るものであることが知
られている。
ルミナ（Ａｌ２Ｏ３）膜の２重膜をゲート絶縁膜として
有するもので、これら絶縁膜の界面には多くの界面エネ
ルギレベルが形成されて電荷を蓄積するトラップとして
働き、これによつて電源切断後も記憶内容が維持される
不揮発性記憶装置として動作し得るものであることが知
られている。
ＭＯＳ型半導体装置では基板シリコンと５１０２膜との
間の界面汚染が特性に決定的な悪影響を及ぼすことは良
く知られているが、上記の如きＭＡＯＳ型メモリにあつ
ては基板シリコンとＳｉＯ２膜界面だけでなく、ＳｉＯ
２膜とＡｌ２Ｏ３膜界面の汚染が記憶保持特性、閾値等
の諸特性に著しい影響を与える。従来、前記のＭＡＯＳ
型メモリを製造する場合は、熱酸化による５１０２膜を
形成した後、この上に気相成長によるＡｌ２Ｏ３膜を形
成する工程を採つている。
間の界面汚染が特性に決定的な悪影響を及ぼすことは良
く知られているが、上記の如きＭＡＯＳ型メモリにあつ
ては基板シリコンとＳｉＯ２膜界面だけでなく、ＳｉＯ
２膜とＡｌ２Ｏ３膜界面の汚染が記憶保持特性、閾値等
の諸特性に著しい影響を与える。従来、前記のＭＡＯＳ
型メモリを製造する場合は、熱酸化による５１０２膜を
形成した後、この上に気相成長によるＡｌ２Ｏ３膜を形
成する工程を採つている。
そのため５１０２膜表面が汚染され易く、各種の清浄化
処理を施してもそれによつて逆に処理液中の不純物が表
面に残留する等の問題を生じ、特定の安定なＭＡＯＳ型
メモリ再現性良く製造することが困難であつた。本発明
は、界面汚染の機会を減らすことにより特性安定なＭＡ
ＯＳ型メモリを再現性良く製造し得るようにすることを
目的とし、シリコン基板上にアルミナ膜を被着形成した
後、熱酸化により該アルミナ膜下の基板シリコンを酸化
して、この熱酸化シリコン膜と前記アルミナ膜とを含む
ゲート絶縁膜を形成することを特徴とする半導体不揮発
性記憶装置の製造方法提供するものであり、以下これを
図に基づいて詳細に説明する。
処理を施してもそれによつて逆に処理液中の不純物が表
面に残留する等の問題を生じ、特定の安定なＭＡＯＳ型
メモリ再現性良く製造することが困難であつた。本発明
は、界面汚染の機会を減らすことにより特性安定なＭＡ
ＯＳ型メモリを再現性良く製造し得るようにすることを
目的とし、シリコン基板上にアルミナ膜を被着形成した
後、熱酸化により該アルミナ膜下の基板シリコンを酸化
して、この熱酸化シリコン膜と前記アルミナ膜とを含む
ゲート絶縁膜を形成することを特徴とする半導体不揮発
性記憶装置の製造方法提供するものであり、以下これを
図に基づいて詳細に説明する。
第１図は本発明実施例の製造工程を示す基板要部断面図
である。
である。
先ず、Ｐ型５１基板１に対し、公知の選択拡散法を適用
してソース、ドレイン拡散層２、３を形成した後、拡散
マスク層を除去して基板１表面を露出させる（第１図ａ
）。
してソース、ドレイン拡散層２、３を形成した後、拡散
マスク層を除去して基板１表面を露出させる（第１図ａ
）。
続いて５１基板１表面を十分清浄化する。この清浄化処
理は通常のＭＯＳ型トランジスタの製造工程におけるゲ
ート酸化膜形成の前処理と同様であつて良い。次に第１
図ｂの如く清浄化した基板１表面に気相成長によりＡｌ
２Ｏ３膜４を成長させる。このＡｌ２Ｏ３膜４は単結晶
、多結晶、非晶質のいずれであつても良く、その厚さは
１０００λ前後とする。しかる後、酸化性雰囲気中にて
基板１を１０００℃前後に加熱すると、第１図ｃの如く
Ａｌ２Ｏ３膜４を酸素が透過しその下のＳｉ基板１表面
が熱酸化されてＳｉＯ２膜５が形成される。１０００λ
前後のＡｌ２Ｏ３膜が表面に存在しても熱酸化の速度は
通常の熱酸化と大差のないことが確認されている。
理は通常のＭＯＳ型トランジスタの製造工程におけるゲ
ート酸化膜形成の前処理と同様であつて良い。次に第１
図ｂの如く清浄化した基板１表面に気相成長によりＡｌ
２Ｏ３膜４を成長させる。このＡｌ２Ｏ３膜４は単結晶
、多結晶、非晶質のいずれであつても良く、その厚さは
１０００λ前後とする。しかる後、酸化性雰囲気中にて
基板１を１０００℃前後に加熱すると、第１図ｃの如く
Ａｌ２Ｏ３膜４を酸素が透過しその下のＳｉ基板１表面
が熱酸化されてＳｉＯ２膜５が形成される。１０００λ
前後のＡｌ２Ｏ３膜が表面に存在しても熱酸化の速度は
通常の熱酸化と大差のないことが確認されている。
この熱酸化処理の工程までの間、Ｓｉ基板１表面はＡｌ
２Ｏ３膜４により被覆されているため汚染されることか
ないため、Ａｌ２Ｏ３膜４とＳｉＯ２膜５の界面汚染は
最小限に止められる。ＳｉＯ２膜５の厚さは数１０〜数
１００λとする。その後、ソース・ドレイン領域２，３
を跨ぐパターンにＡｌ２Ｏ３膜４とＳｉＯ２膜５か残る
ようにフオトエツチングを行なつてこれをゲート絶縁膜
とし気相成長によりＳｌＯ２膜等の絶縁膜を被着形成後
パターニングしてフイールド絶縁膜６を形成する（第１
図ｄ）。
２Ｏ３膜４により被覆されているため汚染されることか
ないため、Ａｌ２Ｏ３膜４とＳｉＯ２膜５の界面汚染は
最小限に止められる。ＳｉＯ２膜５の厚さは数１０〜数
１００λとする。その後、ソース・ドレイン領域２，３
を跨ぐパターンにＡｌ２Ｏ３膜４とＳｉＯ２膜５か残る
ようにフオトエツチングを行なつてこれをゲート絶縁膜
とし気相成長によりＳｌＯ２膜等の絶縁膜を被着形成後
パターニングしてフイールド絶縁膜６を形成する（第１
図ｄ）。
しかる後、Ａｌ等の電極金属を蒸着してパターニングす
ることにより、ソース・ドレイン・ゲートの各電極７，
８，９を形成する（第１図ｅ）。以上のようにして完成
したＭＡＯＳ型メモリは、トンネル注入やアバランシエ
注入によつてＡｌ２Ｏ３膜４とＳｉＯ２膜５の間のトラ
ツプに電荷を注入し、その電荷の有無によるゲート閾値
の変化により読出しを行なうものである。
ることにより、ソース・ドレイン・ゲートの各電極７，
８，９を形成する（第１図ｅ）。以上のようにして完成
したＭＡＯＳ型メモリは、トンネル注入やアバランシエ
注入によつてＡｌ２Ｏ３膜４とＳｉＯ２膜５の間のトラ
ツプに電荷を注入し、その電荷の有無によるゲート閾値
の変化により読出しを行なうものである。
上記実施例から明らかなように、本発明ではＡｌ２Ｏ３
膜とＳｉＯ２膜との界面或いはＳｌＯ２膜と基板Ｓｉ界
面が汚染される機会が少ないため、特性安定なＭＡＯＳ
型不揮発性記憶装置を再現性良く製造できる利点がある
。
膜とＳｉＯ２膜との界面或いはＳｌＯ２膜と基板Ｓｉ界
面が汚染される機会が少ないため、特性安定なＭＡＯＳ
型不揮発性記憶装置を再現性良く製造できる利点がある
。
尚、本発明は上記実施例に限定されるものではなく、Ａ
ｌ２Ｏ３膜とＳｉＯ２膜界面のトラツプに電荷を蓄積す
る形式の不揮発性記憶装置全てに適用可能であり、シリ
コンゲート方式等の製造方法も適用できるものであるこ
とは勿論である。
ｌ２Ｏ３膜とＳｉＯ２膜界面のトラツプに電荷を蓄積す
る形式の不揮発性記憶装置全てに適用可能であり、シリ
コンゲート方式等の製造方法も適用できるものであるこ
とは勿論である。
第１図は本発明実施例の製造工程を示す図である。
４・・・・・・Ａ２２Ｏ３膜、５・・・・・・ＳｉＯ２
膜。
膜。
Claims (1)
- １ シリコン基板上にアルミナ膜を被着形成した後、熱
酸化により該アルミナ膜下の基板シリコンを酸化して、
この熱酸化シリコン膜と前記アルミナ膜とを含むゲート
絶縁膜を形成することを特徴とする半導体不揮発性記憶
装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP51145731A JPS5921192B2 (ja) | 1976-12-03 | 1976-12-03 | 半導体不揮発性記憶装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP51145731A JPS5921192B2 (ja) | 1976-12-03 | 1976-12-03 | 半導体不揮発性記憶装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5369590A JPS5369590A (en) | 1978-06-21 |
| JPS5921192B2 true JPS5921192B2 (ja) | 1984-05-18 |
Family
ID=15391827
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP51145731A Expired JPS5921192B2 (ja) | 1976-12-03 | 1976-12-03 | 半導体不揮発性記憶装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5921192B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100607173B1 (ko) | 2004-02-20 | 2006-08-01 | 삼성전자주식회사 | 산화물 전하 저장층을 갖는 비휘발성 메모리 소자 |
-
1976
- 1976-12-03 JP JP51145731A patent/JPS5921192B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5369590A (en) | 1978-06-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0451071B2 (ja) | ||
| JPH10163348A (ja) | 不揮発性半導体記憶装置の製造方法 | |
| JP3206921B2 (ja) | 極薄ゲート酸化物を形成する方法 | |
| JPH0523056B2 (ja) | ||
| JPH02188970A (ja) | 不揮発性半導体記憶装置 | |
| JPS6184868A (ja) | 不揮発性半導体記憶装置 | |
| JPS5812732B2 (ja) | 半導体装置の製法 | |
| JP3436315B2 (ja) | Ｍｏｎｏｓ型半導体不揮発性記憶装置の製造方法及び、半導体装置の製造方法 | |
| JPS5825221A (ja) | 半導体装置の製造方法 | |
| JPH11307783A5 (ja) | ||
| JP2604863B2 (ja) | 半導体不揮発性メモリー素子の製造方法 | |
| JPS5933271B2 (ja) | 半導体装置の製造方法 | |
| JPH11145425A (ja) | 半導体素子の製造方法及び半導体装置 | |
| JP2661778B2 (ja) | 電気的消去可能不揮発性半導体記憶装置およびその製造方法 | |
| JPH04326576A (ja) | 半導体装置の製造方法 | |
| JPH02114568A (ja) | 不揮発性記憶装置の製造方法 | |
| JPH08293563A (ja) | 半導体不揮発性記憶装置およびその製造方法 | |
| JPH11214539A (ja) | 半導体装置およびその製造方法 | |
| JPH0231467A (ja) | 不揮発性半導体記億装置の製造方法 | |
| JPH02307277A (ja) | 不揮発性半導体装置の製造方法 | |
| JPS5825222A (ja) | 半導体装置の製造方法 | |
| JPS6118340B2 (ja) | ||
| JPS6224673A (ja) | 半導体記憶装置の製造方法 | |
| JPH03227573A (ja) | 半導体記憶装置の製造方法 | |
| JPH0453111B2 (ja) |