JPS6184868A - 不揮発性半導体記憶装置 - Google Patents
不揮発性半導体記憶装置Info
- Publication number
- JPS6184868A JPS6184868A JP59206557A JP20655784A JPS6184868A JP S6184868 A JPS6184868 A JP S6184868A JP 59206557 A JP59206557 A JP 59206557A JP 20655784 A JP20655784 A JP 20655784A JP S6184868 A JPS6184868 A JP S6184868A
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- silicon
- semiconductor memory
- memory device
- floating gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/68—Floating-gate IGFETs
- H10D30/681—Floating-gate IGFETs having only two programming levels
- H10D30/683—Floating-gate IGFETs having only two programming levels programmed by tunnelling of carriers, e.g. Fowler-Nordheim tunnelling
Landscapes
- Non-Volatile Memory (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、フローティングゲート型不揮発性半導体記憶
装置に関する。特にトンネル機構によって絶縁体を通し
て電子を移送し、プログラムおよび消去可能なフローテ
ィングゲート型不揮発性半導体記憶装置に関する。
装置に関する。特にトンネル機構によって絶縁体を通し
て電子を移送し、プログラムおよび消去可能なフローテ
ィングゲート型不揮発性半導体記憶装置に関する。
従来のフローティングゲート構造の電気的に書き換え可
能なＭＯａ型不揮発性半導体記憶装置の概略断面図を第
２図に示す。１は半導体基体、２はシリコン酸化膜、９
はフローティングゲートとしての多結晶シリコン、１１
はコントロールゲートとしての多結晶シリコン、５はｎ
不純物拡散層である。この不揮発性メモリのフローテ
ィングゲート９までの製造方法の概略を説明すると、−
導電型の単結晶シリコン基体１０表面を熱酸化して薄い
トンネル酸化膜２を形成し、シリコン酸化膜ｚ上に通常
の気相成長法により多結晶シリコン９を成長させフロー
ティングゲートを形成する。次に気相からの熱拡散によ
りｎ型導電型不純物であるリンをドーピングする。
能なＭＯａ型不揮発性半導体記憶装置の概略断面図を第
２図に示す。１は半導体基体、２はシリコン酸化膜、９
はフローティングゲートとしての多結晶シリコン、１１
はコントロールゲートとしての多結晶シリコン、５はｎ
不純物拡散層である。この不揮発性メモリのフローテ
ィングゲート９までの製造方法の概略を説明すると、−
導電型の単結晶シリコン基体１０表面を熱酸化して薄い
トンネル酸化膜２を形成し、シリコン酸化膜ｚ上に通常
の気相成長法により多結晶シリコン９を成長させフロー
ティングゲートを形成する。次に気相からの熱拡散によ
りｎ型導電型不純物であるリンをドーピングする。
しかしこのような従来の製造方法では、フローティング
ゲート形成後の熱処理工程によってフローティングゲー
ト中のリンがフローティングゲート下のトンネル酸化膜
中に拡散し、トンネル酸化膜の電気的特性を悪化させる
という欠点を有している。
ゲート形成後の熱処理工程によってフローティングゲー
ト中のリンがフローティングゲート下のトンネル酸化膜
中に拡散し、トンネル酸化膜の電気的特性を悪化させる
という欠点を有している。
本発明の目的は、かかる従来例にみられるよ５なフロー
ティングゲート形成後の熱処理工程によってフローティ
ングゲートからトンネル酸化膜へ不純物が再拡散するこ
とを防止し、電気的特性の劣化のないＭＯ８型不揮発性
半導体記憶装置を提供することである。
ティングゲート形成後の熱処理工程によってフローティ
ングゲートからトンネル酸化膜へ不純物が再拡散するこ
とを防止し、電気的特性の劣化のないＭＯ８型不揮発性
半導体記憶装置を提供することである。
本発明の不揮発性半導体記憶装置は、半導体基体上に形
成され表面を熱窒化されたシリコン酸化膜からなるトン
ネル酸化膜と、該トンネル酸化膜上ｉｃｐ型不純物であ
るボロンが添加された多結晶シリコンからなるフローテ
ィングゲートとを有することを特徴とする。
成され表面を熱窒化されたシリコン酸化膜からなるトン
ネル酸化膜と、該トンネル酸化膜上ｉｃｐ型不純物であ
るボロンが添加された多結晶シリコンからなるフローテ
ィングゲートとを有することを特徴とする。
窒化膜はボロンの拡散に対して優れたマスク性を有する
ため、表面に窒化膜が形成されたトンネル酸化膜を用い
ることＫより、フローティングゲート形成後の熱処理工
程を経てもフローティングゲートからのボロンの拡散は
阻止される。
ため、表面に窒化膜が形成されたトンネル酸化膜を用い
ることＫより、フローティングゲート形成後の熱処理工
程を経てもフローティングゲートからのボロンの拡散は
阻止される。
以下図面を参照して本発明の詳細な説明する。
第１図（ａｌ 、 （ｂ） 、 （ｃｌは本発明の実施
例に係る不揮発性半導体記憶装置の製造プロセスを説明
するための概略断面図である。図において第２図と同じ
番号は同じものを示して（・る。
例に係る不揮発性半導体記憶装置の製造プロセスを説明
するための概略断面図である。図において第２図と同じ
番号は同じものを示して（・る。
まずＰ型シリコン単結晶基体ｌ上に通常の熱酸化法によ
り３００人のシリコン酸化膜２を形成し、該シリコン酸
化膜上に］１常の気相成長法により１００ Ａの窒化膜
８を堆積させた後、該窒化膜工にフォトレジスト層４を
塗布する。さらに公知のマスキングおよびパタニング技
術によって将来の活性領域の少なくとも一部を含むよう
に窒化膜をパタニングした後、異方性のプラズマエツチ
ングによりシリコン熱酸化膜２を残して窒化膜３を除去
する（第１図（ａ））。
り３００人のシリコン酸化膜２を形成し、該シリコン酸
化膜上に］１常の気相成長法により１００ Ａの窒化膜
８を堆積させた後、該窒化膜工にフォトレジスト層４を
塗布する。さらに公知のマスキングおよびパタニング技
術によって将来の活性領域の少なくとも一部を含むよう
に窒化膜をパタニングした後、異方性のプラズマエツチ
ングによりシリコン熱酸化膜２を残して窒化膜３を除去
する（第１図（ａ））。
次にフォトレジストｒｆＡ４をイオン注入のマスクとし
てヒ素を７０ Ｋｅｙのエネルギーで５ＸｌＯ％／ｄ注
入すると、基体１上に１１層５が形成される。イオン注
入後高温のＮ、雰囲気中でアニールした後、窒化膜８お
よびシリコン酸化膜２をクエットエッチングにより除去
しシリコン基体１表面を露出させる。次にシリコン基体
１を通常の熱酸化法により熱酸化して８００Ａのシリコ
ン熱酸化膜６を形成する。このシリコン酸化膜が将来の
フローティングゲート型不揮発性半導体記憶装置のゲー
ト酸化膜となる。次にシリコン酸化膜６上にフォトレジ
スト刊を塗布し、将来トンネル酸化膜となる領域を除い
て全面にフォトレジストが残るように通常のマスキング
およびパタニング技術によりパタニングし、残ったフォ
トレジストをマスクにシリコン熱酸化膜６をクエットエ
ッチングにより除去する。このようにして第１図（ｂ）
に示すように将来のトンネル酸化膜形成領域に当たるシ
リコン基体１の表面が露出される。
てヒ素を７０ Ｋｅｙのエネルギーで５ＸｌＯ％／ｄ注
入すると、基体１上に１１層５が形成される。イオン注
入後高温のＮ、雰囲気中でアニールした後、窒化膜８お
よびシリコン酸化膜２をクエットエッチングにより除去
しシリコン基体１表面を露出させる。次にシリコン基体
１を通常の熱酸化法により熱酸化して８００Ａのシリコ
ン熱酸化膜６を形成する。このシリコン酸化膜が将来の
フローティングゲート型不揮発性半導体記憶装置のゲー
ト酸化膜となる。次にシリコン酸化膜６上にフォトレジ
スト刊を塗布し、将来トンネル酸化膜となる領域を除い
て全面にフォトレジストが残るように通常のマスキング
およびパタニング技術によりパタニングし、残ったフォ
トレジストをマスクにシリコン熱酸化膜６をクエットエ
ッチングにより除去する。このようにして第１図（ｂ）
に示すように将来のトンネル酸化膜形成領域に当たるシ
リコン基体１の表面が露出される。
次に通常の熱酸化法によりシリコン基体表面に１０ＯＡ
のシリコン熱酸化膜７を形成する。次にシリコン熱酸化
膜７の表面を１０００℃のアンモニア雰囲気中で熱窒化
し、熱窒化膜を形成する。次に熱窒化膜上に通常の気相
成長法により４０００ Ａの多結晶シリコン９を堆積さ
せ、該多結晶シリコン中へ８０ Ｋｅｙのエネルギーで
Ｐ型不純物であるボロンをｌ Ｘ ｌ Ｏ”’ ／ｃ−
ｄ注入する。この多結晶シリコン９が将来のフローティ
ングゲートとなる。
のシリコン熱酸化膜７を形成する。次にシリコン熱酸化
膜７の表面を１０００℃のアンモニア雰囲気中で熱窒化
し、熱窒化膜を形成する。次に熱窒化膜上に通常の気相
成長法により４０００ Ａの多結晶シリコン９を堆積さ
せ、該多結晶シリコン中へ８０ Ｋｅｙのエネルギーで
Ｐ型不純物であるボロンをｌ Ｘ ｌ Ｏ”’ ／ｃ−
ｄ注入する。この多結晶シリコン９が将来のフローティ
ングゲートとなる。
以後の工程はｎ型ＭＯ８）ランジスタの製造工程と基本
的には同一である。以下にその概略を述べる。フローテ
ィングゲートとなる多結晶シリコン９上に通常の熱酸化
法により８００大のシリコン熱酸化膜１０を成長させ、
次にシリコン熱酸化膜１０上に通常の気相成長法によっ
て多結晶シリコン１１を堆積させる。多結晶シリコン１
１が将来のコントロールゲートとなる。次に多結晶シリ
コン１１０表面に通常の熱酸化法によって５００Ａのシ
リコン熱酸化膜１Ｂを形成する。この後、全面にフォト
レジスト材料を塗布し、通常のマスキングおよびパタニ
ング技術により将来のコントロールゲート領域を除いて
フォトレジストを除去する。次に残ったフォトレジスト
をマスクに異方性のイオンエツチングによりコントロー
ルゲートとなる領域にあるシリコン酸化膜１２．多結晶
シリコン１１゜シリコン熱酸化膜ｌＯおよび多結晶シリ
コン９を次々にエツチング除去し、セルファラインに不
揮発性半導体記憶装置のゲートを形成する（第１図（Ｃ
））。
的には同一である。以下にその概略を述べる。フローテ
ィングゲートとなる多結晶シリコン９上に通常の熱酸化
法により８００大のシリコン熱酸化膜１０を成長させ、
次にシリコン熱酸化膜１０上に通常の気相成長法によっ
て多結晶シリコン１１を堆積させる。多結晶シリコン１
１が将来のコントロールゲートとなる。次に多結晶シリ
コン１１０表面に通常の熱酸化法によって５００Ａのシ
リコン熱酸化膜１Ｂを形成する。この後、全面にフォト
レジスト材料を塗布し、通常のマスキングおよびパタニ
ング技術により将来のコントロールゲート領域を除いて
フォトレジストを除去する。次に残ったフォトレジスト
をマスクに異方性のイオンエツチングによりコントロー
ルゲートとなる領域にあるシリコン酸化膜１２．多結晶
シリコン１１゜シリコン熱酸化膜ｌＯおよび多結晶シリ
コン９を次々にエツチング除去し、セルファラインに不
揮発性半導体記憶装置のゲートを形成する（第１図（Ｃ
））。
次にセルファラインに形成されたゲートをマスクに、ソ
ースおよびドレイン領域形成のためヒ素を７０ Ｋｅｙ
のエネルギーで５ Ｘ ｌ Ｏ” ／ｉ注入する。この
後１０００℃のＮｔｙ！Ａ囲気中でアニールした後、全
面Ｋ ＰＳＧ ８１８を堆積させ、９００℃の水魚
４゜気雰囲気中でＰＥＧをリフローさせる。次にソース
。
ースおよびドレイン領域形成のためヒ素を７０ Ｋｅｙ
のエネルギーで５ Ｘ ｌ Ｏ” ／ｉ注入する。この
後１０００℃のＮｔｙ！Ａ囲気中でアニールした後、全
面Ｋ ＰＳＧ ８１８を堆積させ、９００℃の水魚
４゜気雰囲気中でＰＥＧをリフローさせる。次にソース
。
ドレイン、ゲート領域の一部にコンタクト孔を開孔し、
該コンタクト孔を結んでアルミ配線を行なうことでフロ
ーティングゲート型の不揮発性半導体記憶装置が形成さ
れる。
該コンタクト孔を結んでアルミ配線を行なうことでフロ
ーティングゲート型の不揮発性半導体記憶装置が形成さ
れる。
本実施例によって製作されたフローティングゲート構造
の不揮発性半導体記憶装置は、従来のものに比べ書き込
み／消去の正常動作くり返し回数がほぼ１桁に増えた。
の不揮発性半導体記憶装置は、従来のものに比べ書き込
み／消去の正常動作くり返し回数がほぼ１桁に増えた。
特に単極性パルスを連続印加した場合の装置の寿命は、
コントロールゲート側が負極性のパルスのとき大幅に改
善された。これはフローティングゲートからの不純物拡
散が抑制されていることによる効果であると考えられる
。
コントロールゲート側が負極性のパルスのとき大幅に改
善された。これはフローティングゲートからの不純物拡
散が抑制されていることによる効果であると考えられる
。
以上説明したように、本発明によればフローティングゲ
ート中の不純物がトンネル酸化膜中に拡散することを有
効に防止できるので、不揮発性半導体記憶装置の性能劣
化を防止し、かつ長寿命を図ることができる。
ート中の不純物がトンネル酸化膜中に拡散することを有
効に防止できるので、不揮発性半導体記憶装置の性能劣
化を防止し、かつ長寿命を図ることができる。
第１図は本発明の実施例に係る不揮発性半導体記憶装置
の製造プロセスを説明するための概略断面図、＄２図は
従来例に係る不揮発性半導体記憶装置の概略断面図であ
る。 １・・・・・・半導体基体（シリコン）。 ２・・・・・・シリコン酸化膜。 ８・・・・・・窒化膜。 ４・・・・・・フォトレジスト層。 ５・・・・・・ｎ 不純物拡散層。 ６・・・・・・シリコン酸化膜（ゲート酸化膜）。 ７・・・・・・シリコン酸化膜（トンネル酸化膜）。 ９・・・・・・多結晶シリコン層（フローティングゲー
ト）。 １０．１８・・・シリコン酸化膜。 １１・・・・・・多結晶シリコン層（コントロールゲー
ト）。 第 １ 図
の製造プロセスを説明するための概略断面図、＄２図は
従来例に係る不揮発性半導体記憶装置の概略断面図であ
る。 １・・・・・・半導体基体（シリコン）。 ２・・・・・・シリコン酸化膜。 ８・・・・・・窒化膜。 ４・・・・・・フォトレジスト層。 ５・・・・・・ｎ 不純物拡散層。 ６・・・・・・シリコン酸化膜（ゲート酸化膜）。 ７・・・・・・シリコン酸化膜（トンネル酸化膜）。 ９・・・・・・多結晶シリコン層（フローティングゲー
ト）。 １０．１８・・・シリコン酸化膜。 １１・・・・・・多結晶シリコン層（コントロールゲー
ト）。 第 １ 図
Claims (1)
- 一導電型半導体基体上に、表面部分が窒化されたシリ
コン酸化膜からなるトンネル酸化膜と、該トンネル酸化
膜上にＰ型不純物であるボロンが拡散された多結晶シリ
コンからなるフローティングゲートとを有することを特
徴とする不揮発性半導体記憶装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59206557A JPS6184868A (ja) | 1984-10-02 | 1984-10-02 | 不揮発性半導体記憶装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59206557A JPS6184868A (ja) | 1984-10-02 | 1984-10-02 | 不揮発性半導体記憶装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6184868A true JPS6184868A (ja) | 1986-04-30 |
Family
ID=16525360
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59206557A Pending JPS6184868A (ja) | 1984-10-02 | 1984-10-02 | 不揮発性半導体記憶装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6184868A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6477174A (en) * | 1987-09-18 | 1989-03-23 | Toshiba Corp | Manufacture of semiconductor device |
| JPH02265279A (ja) * | 1989-04-06 | 1990-10-30 | Toshiba Corp | 半導体装置の製造方法 |
| US5401993A (en) * | 1990-08-30 | 1995-03-28 | Sharp Kabushiki Kaisha | Non-volatile memory |
| JPH07169861A (ja) * | 1993-12-14 | 1995-07-04 | Nec Corp | 不揮発性半導体記憶装置 |
| JPH07176637A (ja) * | 1984-11-21 | 1995-07-14 | Rohm Corp | メモリー装置 |
| US5470771A (en) * | 1989-04-28 | 1995-11-28 | Nippondenso Co., Ltd. | Method of manufacturing a floating gate memory device |
| US6373093B2 (en) | 1989-04-28 | 2002-04-16 | Nippondenso Corporation | Semiconductor memory device and method of manufacturing the same |
-
1984
- 1984-10-02 JP JP59206557A patent/JPS6184868A/ja active Pending
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07176637A (ja) * | 1984-11-21 | 1995-07-14 | Rohm Corp | メモリー装置 |
| JPS6477174A (en) * | 1987-09-18 | 1989-03-23 | Toshiba Corp | Manufacture of semiconductor device |
| JPH02265279A (ja) * | 1989-04-06 | 1990-10-30 | Toshiba Corp | 半導体装置の製造方法 |
| US5470771A (en) * | 1989-04-28 | 1995-11-28 | Nippondenso Co., Ltd. | Method of manufacturing a floating gate memory device |
| US6365458B1 (en) | 1989-04-28 | 2002-04-02 | Nippondenso Co., Ltd. | Semiconductor memory device and method of manufacturing the same |
| US6373093B2 (en) | 1989-04-28 | 2002-04-16 | Nippondenso Corporation | Semiconductor memory device and method of manufacturing the same |
| US6525400B2 (en) | 1989-04-28 | 2003-02-25 | Denso Corporation | Semiconductor memory device and method of manufacturing the same |
| US5401993A (en) * | 1990-08-30 | 1995-03-28 | Sharp Kabushiki Kaisha | Non-volatile memory |
| JPH07169861A (ja) * | 1993-12-14 | 1995-07-04 | Nec Corp | 不揮発性半導体記憶装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0366423B1 (en) | Manufacturing method of semiconductor non-volatile memory device | |
| JPH07240478A (ja) | 不揮発性半導体メモリ装置の製造方法 | |
| JPS6184868A (ja) | 不揮発性半導体記憶装置 | |
| JPS5927110B2 (ja) | 半導体装置の製造方法 | |
| US4305086A (en) | MNOS Memory device and method of manufacture | |
| JP2633541B2 (ja) | 半導体メモリ装置の製造方法 | |
| JPH06291330A (ja) | 半導体不揮発性記憶素子とその製造方法 | |
| KR950011029B1 (ko) | 불휘발성 반도체 기억장치의 제조방법 | |
| JP2720911B2 (ja) | 半導体装置用基板表面を用意する方法 | |
| JPS6272171A (ja) | 半導体メモリ | |
| JP3397804B2 (ja) | 不揮発性メモリの製造方法 | |
| JP3257042B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
| JPH06296029A (ja) | 半導体不揮発性記憶素子とその製造方法 | |
| JPH06296028A (ja) | 半導体不揮発性記憶素子の製造方法 | |
| JPS6373566A (ja) | 不揮発性半導体記憶装置の製造方法 | |
| KR930004347B1 (ko) | 불휘발성 반도체 메모리 소자의 제조방법 | |
| JPH0231467A (ja) | 不揮発性半導体記億装置の製造方法 | |
| JPH03218075A (ja) | 半導体記憶装置の製造方法 | |
| JPH0629541A (ja) | 半導体装置の製造方法 | |
| JPH05343698A (ja) | 半導体装置の製造方法 | |
| JPH065875A (ja) | 不揮発性メモリ装置 | |
| JPS62291970A (ja) | 半導体装置の製造方法 | |
| JPS60154672A (ja) | Ｍｉｓ電界効果型半導体装置とその製造方法 | |
| JPH11214539A (ja) | 半導体装置およびその製造方法 | |
| JPS6224673A (ja) | 半導体記憶装置の製造方法 |