JPS5922412A - 集積回路 - Google Patents
集積回路Info
- Publication number
- JPS5922412A JPS5922412A JP57130304A JP13030482A JPS5922412A JP S5922412 A JPS5922412 A JP S5922412A JP 57130304 A JP57130304 A JP 57130304A JP 13030482 A JP13030482 A JP 13030482A JP S5922412 A JPS5922412 A JP S5922412A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- voltage
- collector
- resistor
- base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03C—MODULATION
- H03C1/00—Amplitude modulation
- H03C1/52—Modulators in which carrier or one sideband is wholly or partially suppressed
- H03C1/54—Balanced modulators, e.g. bridge type, ring type or double balanced type
- H03C1/542—Balanced modulators, e.g. bridge type, ring type or double balanced type comprising semiconductor devices with at least three electrodes
- H03C1/545—Balanced modulators, e.g. bridge type, ring type or double balanced type comprising semiconductor devices with at least three electrodes using bipolar transistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
- H03D7/14—Balanced arrangements
- H03D7/1425—Balanced arrangements with transistors
- H03D7/1433—Balanced arrangements with transistors using bipolar transistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
- H03D7/14—Balanced arrangements
- H03D7/1425—Balanced arrangements with transistors
- H03D7/1491—Arrangements to linearise a transconductance stage of a mixer arrangement
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D2200/00—Indexing scheme relating to details of demodulation or transference of modulation from one carrier to another covered by H03D
- H03D2200/0001—Circuit elements of demodulators
- H03D2200/0033—Current mirrors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Control Of Amplification And Gain Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、低電圧で動作させる電子回路に用いて好適な
集積回路相関する。
集積回路相関する。
集積回路においては、同一チップ内に形成された素子の
絶対値精度は悪いが、゛相対値精度はきわめて良いもの
ができる。また容量、抵抗などの受動素子よりも、トラ
ンジスタなどの能動素子の方が、安価にできるという特
徴がある。
絶対値精度は悪いが、゛相対値精度はきわめて良いもの
ができる。また容量、抵抗などの受動素子よりも、トラ
ンジスタなどの能動素子の方が、安価にできるという特
徴がある。
この２つの特徴を生かして、集積回路においては、差動
増幅回路を基本とした回路が専ら用いられている。
増幅回路を基本とした回路が専ら用いられている。
例えば、第１図に示す回路は、周知の可変利得増幅回路
であり、差動増幅回路の入力レベルを変化させる形で構
成されている。この可変利得増幅回路は、入力レベルの
変動に対して一定レベルの出力を得る場合に、その回路
の簡単さと性能の良さとから広く用いられている。
であり、差動増幅回路の入力レベルを変化させる形で構
成されている。この可変利得増幅回路は、入力レベルの
変動に対して一定レベルの出力を得る場合に、その回路
の簡単さと性能の良さとから広く用いられている。
−例を上げれば、家庭用Ｖ Ｔ ｌ？では、入力映像信
号がチューナ及びビデオカメラの出力特性により０．５
〜２倍程度変化する。これに対して映像信号を一定しベ
ル九制御し、輝度信号を所定の周波数に周波数変調し【
いる。この映像信号のレベル制御に上記可変利得増幅回
路が採用されている。
号がチューナ及びビデオカメラの出力特性により０．５
〜２倍程度変化する。これに対して映像信号を一定しベ
ル九制御し、輝度信号を所定の周波数に周波数変調し【
いる。この映像信号のレベル制御に上記可変利得増幅回
路が採用されている。
第１図において、１へ１１はトランジスタ、１２１３は
ダイオード、１４〜２７は抵抗、２Ｂは電源電圧ライン
、２９はアース、３０は出力信号端、月は利得制御信号
入力端、３２は入力信号端である。第１図に示した可変
利得増幅回路は、トランジスタ２，３からなる差動増幅
回路の両ベースに接続されたダイオード１２．．１５の
インピーダンスを端子３１から与えられた利得制御信号
で変化させることＫよって、差動増幅回路の入力レベル
をかえ、この回路の利得を可変にさせるものである。
ダイオード、１４〜２７は抵抗、２Ｂは電源電圧ライン
、２９はアース、３０は出力信号端、月は利得制御信号
入力端、３２は入力信号端である。第１図に示した可変
利得増幅回路は、トランジスタ２，３からなる差動増幅
回路の両ベースに接続されたダイオード１２．．１５の
インピーダンスを端子３１から与えられた利得制御信号
で変化させることＫよって、差動増幅回路の入力レベル
をかえ、この回路の利得を可変にさせるものである。
このよう忙差動増幅回路を基本として、簡単な構成で可
変利得増幅回路を実現できるものである。しかし電源電
圧をあまり小さくできないという欠点があり、特に低電
力を要求されるボータプルＶＴＲなどに用いるには不都
合をきたすよう釦なってきた。以下上記欠点について説
明スル。トランジスタはベース・コレクタ間のバイアス
電圧を逆バイアスにして用いるわけであるが、このバイ
アス電圧がＯｒ程度から順バイアス方向にかげて、急速
にベース・コレクタ間容量が増加し、またｈｆ、が急速
に低下す−る性質を有している。このためベース・コレ
クタ間逆バイアスをあまり低くして用いＯｒ以下になる
ようなことがあると、高周波においては出力信号に波形
歪をもたらしたり、入力信号成分の出力への洩れが増加
するなどの不都合を生じるこのためベース・コレクタ間
逆バイアスとして少なくとも０．５ｒはあるような設計
が必要になるこのような観点から見て、入力映像信号の
０．５Ｖｐ−ｐ〜２Ｖｐ−ｐの変動に対して、出力信号
端５０にＩＶｐ−ｐの映像信号を得ようとすれば、まず
トランジスタ５，７が正常に定電流源として動作するた
めに１ トランジスタ５，７のコレクタ電圧としては、
抵抗１Ｂ、２０の印加電圧を０．３Ｖとして１．５Ｖ以
上必要である。ここでダイオード１２と１５の接続点に
は最大１Ｖｐ−ｐ の映像信号（入力映像信号が２Ｖ
Ｐ−Ｆ の場合）が生じるので、トランジスタ２０ベ
ース電圧は略２．０〜３．Ｏｒである。゛したがってト
ランジスタ２０ベース・コレ、フタ間電圧を０．５Ｖと
すれば、出力ｙ＠５０の電圧は３．５Ｖ以上にする必要
が゛ある。またトランジスタ１２．５からなる差動増幅
回路を介して、出力端３０に波形歪な（１Ｖｐ−ｐ
の映像信号を得るには端子古０にて出力レベルの略２倍
のダイナミックレンジが必要である。したがって電源電
圧としては、 ５．５Ｖ ＋ Ｉ Ｖ Ｘ ２ ＝５．
５Ｖ以上に設定すル必要がある。実際には抵抗値のバラ
ツキ等を考慮するともつと高くしなげればならない。即
ち以上のべたように電源電圧を下げて使用する場合には
出力ダイナミックレンジがとれないという欠点がある。
変利得増幅回路を実現できるものである。しかし電源電
圧をあまり小さくできないという欠点があり、特に低電
力を要求されるボータプルＶＴＲなどに用いるには不都
合をきたすよう釦なってきた。以下上記欠点について説
明スル。トランジスタはベース・コレクタ間のバイアス
電圧を逆バイアスにして用いるわけであるが、このバイ
アス電圧がＯｒ程度から順バイアス方向にかげて、急速
にベース・コレクタ間容量が増加し、またｈｆ、が急速
に低下す−る性質を有している。このためベース・コレ
クタ間逆バイアスをあまり低くして用いＯｒ以下になる
ようなことがあると、高周波においては出力信号に波形
歪をもたらしたり、入力信号成分の出力への洩れが増加
するなどの不都合を生じるこのためベース・コレクタ間
逆バイアスとして少なくとも０．５ｒはあるような設計
が必要になるこのような観点から見て、入力映像信号の
０．５Ｖｐ−ｐ〜２Ｖｐ−ｐの変動に対して、出力信号
端５０にＩＶｐ−ｐの映像信号を得ようとすれば、まず
トランジスタ５，７が正常に定電流源として動作するた
めに１ トランジスタ５，７のコレクタ電圧としては、
抵抗１Ｂ、２０の印加電圧を０．３Ｖとして１．５Ｖ以
上必要である。ここでダイオード１２と１５の接続点に
は最大１Ｖｐ−ｐ の映像信号（入力映像信号が２Ｖ
Ｐ−Ｆ の場合）が生じるので、トランジスタ２０ベ
ース電圧は略２．０〜３．Ｏｒである。゛したがってト
ランジスタ２０ベース・コレ、フタ間電圧を０．５Ｖと
すれば、出力ｙ＠５０の電圧は３．５Ｖ以上にする必要
が゛ある。またトランジスタ１２．５からなる差動増幅
回路を介して、出力端３０に波形歪な（１Ｖｐ−ｐ
の映像信号を得るには端子古０にて出力レベルの略２倍
のダイナミックレンジが必要である。したがって電源電
圧としては、 ５．５Ｖ ＋ Ｉ Ｖ Ｘ ２ ＝５．
５Ｖ以上に設定すル必要がある。実際には抵抗値のバラ
ツキ等を考慮するともつと高くしなげればならない。即
ち以上のべたように電源電圧を下げて使用する場合には
出力ダイナミックレンジがとれないという欠点がある。
特にボータプルＶＴＲ等に使用する場合、システムコン
トロールを行なう（、−ＭＯＳ−＝ｒイクロプロセッサ
が５Ｖ電源で動作するのに対して、上記集積化可変利得
増幅回路は５Ｖでは正常に動作せず、セット設計上不都
合が生じた。
トロールを行なう（、−ＭＯＳ−＝ｒイクロプロセッサ
が５Ｖ電源で動作するのに対して、上記集積化可変利得
増幅回路は５Ｖでは正常に動作せず、セット設計上不都
合が生じた。
本発明の目的は低電源電圧で使用する集積回路において
、出力ダイナミックレンジを十分大きくとれる回路を提
供することにある。
、出力ダイナミックレンジを十分大きくとれる回路を提
供することにある。
差動増幅器の信号出力部Ｋ、反転導電形のトランジスタ
のエミッタと、そのトランジスタとインバーテツドダー
リントン増幅器を構成するトランジスタのコレクタ部を
接続し、該インノ（−テッドダーリントン増幅器から、
出力信号電流を取り出し、これをアース電位側に折返え
すとともに、定電流源を用いて、再び電源電圧側に折返
えし、十分ダイナミックレンジのあるところで出力電圧
に変換するものである。かつ上記反転導電形トランジス
タのベース電位を、上記定電流源及び上記差動増幅器の
定電流源と連動した定電流源からなるバイアス回路によ
り、供給するものである。
のエミッタと、そのトランジスタとインバーテツドダー
リントン増幅器を構成するトランジスタのコレクタ部を
接続し、該インノ（−テッドダーリントン増幅器から、
出力信号電流を取り出し、これをアース電位側に折返え
すとともに、定電流源を用いて、再び電源電圧側に折返
えし、十分ダイナミックレンジのあるところで出力電圧
に変換するものである。かつ上記反転導電形トランジス
タのベース電位を、上記定電流源及び上記差動増幅器の
定電流源と連動した定電流源からなるバイアス回路によ
り、供給するものである。
以下、本発明の一実施例を第２同圧より説明する。第２
図において、５３Ｐ−４５はＩＶＰＮ７．ランジスタ、
４６〜５０はＮＰＮダイオード、５１はＰＮＰトランジ
スタ、５２はＰＮＰダイオード、５６〜７２は抵抗であ
り、他の符号は第１図に示した従来例と同等あるいは同
一のものを示している。
図において、５３Ｐ−４５はＩＶＰＮ７．ランジスタ、
４６〜５０はＮＰＮダイオード、５１はＰＮＰトランジ
スタ、５２はＰＮＰダイオード、５６〜７２は抵抗であ
り、他の符号は第１図に示した従来例と同等あるいは同
一のものを示している。
破線に囲まれた部分７５は従来と同一であり、トランジ
スタ５４ Ｉ ５１にてインバーテツドダーリントン増
幅器を構成している。またトランジスタ５６と抵抗５９
からなる定電流源、ダイオード５２゜及び抵抗５８によ
りトランジスタ５１に一定のベース電圧を供給している
。またトランジスタ５５と抵抗６６は定電流源を、ダイ
オード４６と抵抗５３とトランジスタ３５によりベース
接地増幅器を構成している。
スタ５４ Ｉ ５１にてインバーテツドダーリントン増
幅器を構成している。またトランジスタ５６と抵抗５９
からなる定電流源、ダイオード５２゜及び抵抗５８によ
りトランジスタ５１に一定のベース電圧を供給している
。またトランジスタ５５と抵抗６６は定電流源を、ダイ
オード４６と抵抗５３とトランジスタ３５によりベース
接地増幅器を構成している。
トランジスタ５８のコレクタ電圧は、トランジスタ５１
のエミッタ電圧に固定される。ここで例えば抵抗６５の
電圧降下ｆ０．２Ｖとし、抵抗６３を１０００、トラン
ジスタ４２のコレクタ電流を２ｍＡと設定すれば、無信
号入力時にはトランジスタ５８に流れる電流は１ ｍＡ
になり、トランジスタ５１゜６４を流れる電流の合計も
１ｍ、４となる。トランジスタ５８に信号電流が流れる
と、抵抗６５に流れる電流は常１／Ｃ２ｍＡなので、こ
の信号電流と逆極性で同じ値の信号電流がトランジスタ
５１ Ｍ ５４に流れることとなる。このよう釦して信
号電流がインバーテツドダーリントン増幅器で、アース
電位側に折返されて流れることになる。次にトランジス
タ３５と抵抗５６からなる定電流源’ｉｆ（２ｍＡとす
れば、アース電位側に折返えされた上記信号電流は、ベ
ース接地型増幅器を構成するトランジスタ５５ｖ介して
、再び電源電圧側圧折返されて流れることとなり、出力
端３０に信号電圧が出力される。
のエミッタ電圧に固定される。ここで例えば抵抗６５の
電圧降下ｆ０．２Ｖとし、抵抗６３を１０００、トラン
ジスタ４２のコレクタ電流を２ｍＡと設定すれば、無信
号入力時にはトランジスタ５８に流れる電流は１ ｍＡ
になり、トランジスタ５１゜６４を流れる電流の合計も
１ｍ、４となる。トランジスタ５８に信号電流が流れる
と、抵抗６５に流れる電流は常１／Ｃ２ｍＡなので、こ
の信号電流と逆極性で同じ値の信号電流がトランジスタ
５１ Ｍ ５４に流れることとなる。このよう釦して信
号電流がインバーテツドダーリントン増幅器で、アース
電位側に折返されて流れることになる。次にトランジス
タ３５と抵抗５６からなる定電流源’ｉｆ（２ｍＡとす
れば、アース電位側に折返えされた上記信号電流は、ベ
ース接地型増幅器を構成するトランジスタ５５ｖ介して
、再び電源電圧側圧折返されて流れることとなり、出力
端３０に信号電圧が出力される。
この場合、トランジスタ５８のコレクタ電圧は、従来例
で述べたように６．５Ｖ以上にする必要があるので、抵
抗６５の両端電圧０．２Ｖを考慮すれば、電源電圧は６
，５Ｖ以上でよいこととなる。一方トランジスタ５１
、５４のエミッタ間に必要な電圧は、トランジスタ５１
０ベース・コレクタ間逆バイアス電圧０．５Ｖを考慮す
れば、 ０．７Ｖ Ｘ ２＋０．５＝１．７Ｖである。
で述べたように６．５Ｖ以上にする必要があるので、抵
抗６５の両端電圧０．２Ｖを考慮すれば、電源電圧は６
，５Ｖ以上でよいこととなる。一方トランジスタ５１
、５４のエミッタ間に必要な電圧は、トランジスタ５１
０ベース・コレクタ間逆バイアス電圧０．５Ｖを考慮す
れば、 ０．７Ｖ Ｘ ２＋０．５＝１．７Ｖである。
またトランジスタ３５が正常妊動作するＫは、トランジ
スタ５５のコレクタ電圧は１．３Ｆ以上でなげればなら
ない。これらの点九対してはトランジスタ３８のコレク
タ電圧を３．５ｒにしてもトランジスタ５１．９５４の
エミッタ間電圧は、３．５Ｖ−１，５Ｖ＝２．ｏＶ得ら
ｈ；６ｃＤで、トランジスタ５１゜５４で構成されたイ
ンバーテツドダーリントン増幅器は正常に動作可能であ
る。
スタ５５のコレクタ電圧は１．３Ｆ以上でなげればなら
ない。これらの点九対してはトランジスタ３８のコレク
タ電圧を３．５ｒにしてもトランジスタ５１．９５４の
エミッタ間電圧は、３．５Ｖ−１，５Ｖ＝２．ｏＶ得ら
ｈ；６ｃＤで、トランジスタ５１゜５４で構成されたイ
ンバーテツドダーリントン増幅器は正常に動作可能であ
る。
またトランジスタ３５の正常な動作を確保する忙は、ト
ランジスタ３５のコレク、り電圧と、して＆１２．０２
以上必要である。したがっ【従来と同様に出力して１．
０ＶＰ−Ｐの信号電圧を得る釦は、電源１［Ｅ圧、！：
Ｌ”Ｃ１２，０Ｖ ＋１．０Ｆ Ｘ ２ 倍＝４ Ｖ
以上”Ｃ’ｔ。
ランジスタ３５のコレク、り電圧と、して＆１２．０２
以上必要である。したがっ【従来と同様に出力して１．
０ＶＰ−Ｐの信号電圧を得る釦は、電源１［Ｅ圧、！：
Ｌ”Ｃ１２，０Ｖ ＋１．０Ｆ Ｘ ２ 倍＝４ Ｖ
以上”Ｃ’ｔ。
く、従来必要としていた５、５Ｖ以上に対して、低電圧
駆動が可能となる。
駆動が可能となる。
また上記実施例の説明では、トランジスタ３５と抵抗５
６からなる定電流源１１の値をトランジスタ４２と抵抗
６４からなる定電流源の値Ｉ２及び抵抗６５に流れる定
電流値Ｉ５と同じ２ｍＡに選んだ場合について述べたが
、上記定電流源１１を小さくすれば一層電源電圧を低く
することができる。つまり上述の場合、トランジスタ３
３のコレクタに流れる電流は、１ｍＡを中心に信号成分
だけ変化しているわけであるが、上記定電流源１１を小
さくしても、トランジスタ５５Ωコレクタに流れる平均
電流が小さくなるだけで信号成分の電流変化はかわらず
、上記定電流源１１の低減分と抵抗５５の積に相轟する
電圧分子１だけトランジスタ３５のベース・コレクタ間
逆バイアス電圧が増加するだけである。したがって上記
電圧Ｖ１だけ電源電圧を低くすることが可能となる。も
ちろん定電流源１１をトランジスタ５４に流れる電流の
最大値以下忙すると、端子５０に出力される出力信号に
歪が生じることとなる。即ち電源電圧としては、トラン
ジスタ５５のコレクタに必要な電圧２．０Ｖに出力振幅
１Ｖ、、、を加えたｘ、ｏｒ’が最小値となる。したが
ってこの部分よりトランジスタ５８のベース・コレクタ
間逆バイアスの点から、上述のように３．５ｒが第２図
に示した可変利得増幅回路の最小電源電圧となる。
６からなる定電流源１１の値をトランジスタ４２と抵抗
６４からなる定電流源の値Ｉ２及び抵抗６５に流れる定
電流値Ｉ５と同じ２ｍＡに選んだ場合について述べたが
、上記定電流源１１を小さくすれば一層電源電圧を低く
することができる。つまり上述の場合、トランジスタ３
３のコレクタに流れる電流は、１ｍＡを中心に信号成分
だけ変化しているわけであるが、上記定電流源１１を小
さくしても、トランジスタ５５Ωコレクタに流れる平均
電流が小さくなるだけで信号成分の電流変化はかわらず
、上記定電流源１１の低減分と抵抗５５の積に相轟する
電圧分子１だけトランジスタ３５のベース・コレクタ間
逆バイアス電圧が増加するだけである。したがって上記
電圧Ｖ１だけ電源電圧を低くすることが可能となる。も
ちろん定電流源１１をトランジスタ５４に流れる電流の
最大値以下忙すると、端子５０に出力される出力信号に
歪が生じることとなる。即ち電源電圧としては、トラン
ジスタ５５のコレクタに必要な電圧２．０Ｖに出力振幅
１Ｖ、、、を加えたｘ、ｏｒ’が最小値となる。したが
ってこの部分よりトランジスタ５８のベース・コレクタ
間逆バイアスの点から、上述のように３．５ｒが第２図
に示した可変利得増幅回路の最小電源電圧となる。
なお逆に電源電圧を従来と同じとするならばその分だけ
出力のダイナミックレンジを広くできることは明白であ
る。
出力のダイナミックレンジを広くできることは明白であ
る。
またトランジスタ５６と抵抗５９かもなる定電流源、及
び抵抗５８、ダイオード５２で構成したバイアス回路に
てトランジスタ５１０ベース電圧を供給することによっ
て、集積回路内素子の温特・バラツキに起因する端子６
０の出力電圧変動を大幅に低減できる。
び抵抗５８、ダイオード５２で構成したバイアス回路に
てトランジスタ５１０ベース電圧を供給することによっ
て、集積回路内素子の温特・バラツキに起因する端子６
０の出力電圧変動を大幅に低減できる。
この点忙関しさらに説明する。今出力端５０の出力電圧
なＶｏｗｔとすれば、無信号入力時、 Ｖｏｕｔ＝Ｖｃ
ｃ−７？５５Ｘ（１１−（ｂ ’）） と表わされ
る。
なＶｏｗｔとすれば、無信号入力時、 Ｖｏｕｔ＝Ｖｃ
ｃ−７？５５Ｘ（１１−（ｂ ’）） と表わされ
る。
ここでトランジスタ４５のエミッタ電圧ｙＶに＋ＶａＥ
（ＶＢｎ ｒ ）ランジスタのベース・ニーミッタ間電
圧で、ＩＣでは適切な配置により相対差の非常忙小さい
ものが容易に得られる）とすると第２図の各抵抗の値を
Ｒ（符号番号）、両端電圧なＶ（符号番号）、゛電源電
圧をＶｃｃとすれば、出力電圧Ｖｏｕｔは以下のよりに
表わされる。
（ＶＢｎ ｒ ）ランジスタのベース・ニーミッタ間電
圧で、ＩＣでは適切な配置により相対差の非常忙小さい
ものが容易に得られる）とすると第２図の各抵抗の値を
Ｒ（符号番号）、両端電圧なＶ（符号番号）、゛電源電
圧をＶｃｃとすれば、出力電圧Ｖｏｕｔは以下のよりに
表わされる。
Ｖｇ Ｖｇ Ｖ６ｓ
Ｖｏｕｔ中Ｖｃｃ −Ｒ５ｓ ｘ （−−！−−＋
）さらにドア？ｓｓ Ｒ６ａ Ｒ６５ ランジスタ５１とダイオード５２０Ｖｓｐｔをほぼ同じ
なる。また電圧Ｖにも＃？Ｅは抵抗７０ 、７１ 、７
２の相対比で決まる。したがってＩＣ内の抵抗比はトラ
ンジスタと同様適切な配置により精度よく得られること
から、第２図に示したバイアス回路を用いることにより
、温度、変化・バラツキ変動の著しく小さい出力電圧Ｖ
ｏｕｔを得ることができる而して、素子バラツキ・温％
に対する余裕を小さくでき、一層低電圧駆動を可能九で
きるとともに、信頼性の高い１．Ｃを実現できる。
）さらにドア？ｓｓ Ｒ６ａ Ｒ６５ ランジスタ５１とダイオード５２０Ｖｓｐｔをほぼ同じ
なる。また電圧Ｖにも＃？Ｅは抵抗７０ 、７１ 、７
２の相対比で決まる。したがってＩＣ内の抵抗比はトラ
ンジスタと同様適切な配置により精度よく得られること
から、第２図に示したバイアス回路を用いることにより
、温度、変化・バラツキ変動の著しく小さい出力電圧Ｖ
ｏｕｔを得ることができる而して、素子バラツキ・温％
に対する余裕を小さくでき、一層低電圧駆動を可能九で
きるとともに、信頼性の高い１．Ｃを実現できる。
ここで、単ＫＰＮＰトランジスタを用いず、インバーテ
ツドダーリントン構成を用いるのは、以下の理由がある
ためである。今トランジスタ５４がなく単にトランジス
タ５１だけを用いると、無信号入力時にはＰ７ＶＰトラ
ンジスタ５１に１ｍ、４の電流が流れる。このときトラ
ンジスタ５１のエミッタの入力インピーダンスは約２６
０となる。
ツドダーリントン構成を用いるのは、以下の理由がある
ためである。今トランジスタ５４がなく単にトランジス
タ５１だけを用いると、無信号入力時にはＰ７ＶＰトラ
ンジスタ５１に１ｍ、４の電流が流れる。このときトラ
ンジスタ５１のエミッタの入力インピーダンスは約２６
０となる。
したがってこの状態で微小信号電流がトランジスタ３８
のコレクタを流れた場合、抵抗６３とトランジスタ５１
のエミッタの入力インピーダンスにより信号電流が分配
され、トランジスタ５１側に抵抗６５側処は２０％が流
れる。この状態九対してトランジスタ３日に流れる電流
が１．５ｍＪＫなったときには、トランジスタ５１には
０．５ｍＡの電流が流れ、僕小信号電流に対するトラン
ジスタ！５１のインピーダンスが約５２０となるため、
トランジスタ５１側には約６７％の電流が流れることに
なるこのように、トランジスタ５１のエミッタの入力イ
ンピーダンスがバイアス電流九対して大幅に変化するた
め、トランジスタ５１のコレクタに流れる信号電流の割
合が大きく変化する。このため大きな波形歪をもたらし
、実用にならない。
のコレクタを流れた場合、抵抗６３とトランジスタ５１
のエミッタの入力インピーダンスにより信号電流が分配
され、トランジスタ５１側に抵抗６５側処は２０％が流
れる。この状態九対してトランジスタ３日に流れる電流
が１．５ｍＪＫなったときには、トランジスタ５１には
０．５ｍＡの電流が流れ、僕小信号電流に対するトラン
ジスタ！５１のインピーダンスが約５２０となるため、
トランジスタ５１側には約６７％の電流が流れることに
なるこのように、トランジスタ５１のエミッタの入力イ
ンピーダンスがバイアス電流九対して大幅に変化するた
め、トランジスタ５１のコレクタに流れる信号電流の割
合が大きく変化する。このため大きな波形歪をもたらし
、実用にならない。
これ吟対して、インバチラドダーリントン構成では、抵
抗５７の両端に生じる電圧（約ｏ、ｌ’）罠より、トラ
ンジスタ５４の電流が制御されるので、等制約に入力イ
ンピーダンスが大幅に小さくなるとい５効果がある。
抗５７の両端に生じる電圧（約ｏ、ｌ’）罠より、トラ
ンジスタ５４の電流が制御されるので、等制約に入力イ
ンピーダンスが大幅に小さくなるとい５効果がある。
例えば、抵抗５７を７にΩとすると、トランジスタ３４
０ベース・エミッタ間電圧は、はぼ０．７Ｖなので約０
．１ｍＡの電流が流れること１（なる。したがって無信
号入力時トランジスタ５１ 、５４に流れ込む電流１
ｍａｌのうち、はぼＱ、１７７１Ａがトランジスタ５１
側を、残り０．９ｍＡがトランジスタ５４側を流れるこ
と妊なる。このときのトランジスタ３４のコンダクタン
スｆｍは約５４ｍＵ、）ランジスタ５１の入力インピー
ダンスは２６０Ωだから、エミッタ部の微小電圧変化Δ
Ｖに対して流れる電流ΔＩは以下の式で表わされる。
０ベース・エミッタ間電圧は、はぼ０．７Ｖなので約０
．１ｍＡの電流が流れること１（なる。したがって無信
号入力時トランジスタ５１ 、５４に流れ込む電流１
ｍａｌのうち、はぼＱ、１７７１Ａがトランジスタ５１
側を、残り０．９ｍＡがトランジスタ５４側を流れるこ
と妊なる。このときのトランジスタ３４のコンダクタン
スｆｍは約５４ｍＵ、）ランジスタ５１の入力インピー
ダンスは２６０Ωだから、エミッタ部の微小電圧変化Δ
Ｖに対して流れる電流ΔＩは以下の式で表わされる。
△Ｉ＝４’（１＋７にΩ×３４・ぴ） よ−て入力６
０ インピーダンスＲｉｎは ΔＶ２６０ Ｒｉｎ＝−二□＃１，１Ω Δｌ １＋７にΩＸ５４ｍＵ したがってトランジスタ３８の信号電流の内１００Ω Ｘ １００ ＝ ９９←）がインバーテツド１００Ω＋
１．１０ ダーリントン側を流れる。
０ インピーダンスＲｉｎは ΔＶ２６０ Ｒｉｎ＝−二□＃１，１Ω Δｌ １＋７にΩＸ５４ｍＵ したがってトランジスタ３８の信号電流の内１００Ω Ｘ １００ ＝ ９９←）がインバーテツド１００Ω＋
１．１０ ダーリントン側を流れる。
一方インパーテッドダーリントン側に０．５ｍＡの電流
が流れるときは、トランジスタ５４のベース・エミッタ
間電圧は１ ｍＡのときとほぼ同じだげ必要なので、ト
ランジスタ５１１Ｃ０，１ｍＡ、 ）ランジスタ５４
に０．４ｍＡ流れる。したがってこのときの入力インピ
ーダンスＲｉｎは前述と同じよう１、Ｋ考えて以下のよ
うになる。
が流れるときは、トランジスタ５４のベース・エミッタ
間電圧は１ ｍＡのときとほぼ同じだげ必要なので、ト
ランジスタ５１１Ｃ０，１ｍＡ、 ）ランジスタ５４
に０．４ｍＡ流れる。したがってこのときの入力インピ
ーダンスＲｉｎは前述と同じよう１、Ｋ考えて以下のよ
うになる。
このときは、トランジスタ５８の信号電流の内００
×１００＝９８（％）がインバーテッドダ１００ ＋２
．４ −リントン側に流れる。このようにトランジスタ３８に
流れる電流が１ ｍＡと０．５ｍＡとの場合で。
．４ −リントン側に流れる。このようにトランジスタ３８に
流れる電流が１ ｍＡと０．５ｍＡとの場合で。
インバーテツドダーリントン側に流れる電流の割合が１
％しか差がないことになり、ダイナミックレンジの−の
信号のピーク・ピーク値で、２％のＤＧ（微分利得）を
生じるだけになる。
％しか差がないことになり、ダイナミックレンジの−の
信号のピーク・ピーク値で、２％のＤＧ（微分利得）を
生じるだけになる。
以上述べた様にインバーテツドダーリントンを用いるこ
と釦よって、波形歪の発生を大幅に低減することができ
る。
と釦よって、波形歪の発生を大幅に低減することができ
る。
また第６図に本発明の他の一実施例を示す。
第２図の実施例に示したトランジスタ３５と抵抗５６か
らなる定電流源及びトランジスタ５５を中心に構成され
たベース接地トランジスタ回路を用いず、抵抗７４の一
端から出力信号を取り出すもので、第２図に示した実施
例と同様の効果が得られることは勿論である。
らなる定電流源及びトランジスタ５５を中心に構成され
たベース接地トランジスタ回路を用いず、抵抗７４の一
端から出力信号を取り出すもので、第２図に示した実施
例と同様の効果が得られることは勿論である。
以上、可変利得増幅回路で説明したが、要するＫ、大振
幅の入力信号を扱うような回路の出力信号振幅を十分に
得る必要のある回路や、差動増幅器を積重ねるタイプの
回路のすべてに適用できるのは自明のことである。
幅の入力信号を扱うような回路の出力信号振幅を十分に
得る必要のある回路や、差動増幅器を積重ねるタイプの
回路のすべてに適用できるのは自明のことである。
第４図に本発明のさらに他の一実施例を示す。
第４図に示（７た回路は、周知の如く、二重平衡形掛算
回路であり、差動増幅器を積重ねたタイプで、上述の実
施例と同様の効果が得られることは明白である。
回路であり、差動増幅器を積重ねたタイプで、上述の実
施例と同様の効果が得られることは明白である。
また、この例では主としてＮＰＮトランジスタを使用し
インバーテツドダーリントン増幅器に、ＰＮＰトランジ
スタを使用しインバーテツドダーリントン増幅器にＰＩ
ＶＩ）トランジスタを使用したもので説明したが、当然
ＰＮＩ’トランジスタを主として使用し、インバーテツ
ドダーリントン増幅器にＮＰＮトランジスタを用いたよ
うな回路も同じ事であるのも自明のことである。
インバーテツドダーリントン増幅器に、ＰＮＰトランジ
スタを使用しインバーテツドダーリントン増幅器にＰＩ
ＶＩ）トランジスタを使用したもので説明したが、当然
ＰＮＩ’トランジスタを主として使用し、インバーテツ
ドダーリントン増幅器にＮＰＮトランジスタを用いたよ
うな回路も同じ事であるのも自明のことである。
以上説明したように、本発明によれば、簡単な回路を付
加するだけで、出力変動を低減し、出力ダイナミックレ
ンジを拡大できるので、′低電源電圧で用いる集積回路
に本発明を適用すれば、回路を簡単にし、かつ消費電力
を少なくした集積回路をつくることが可能となる。これ
Ｋより集積回路の低電力化、小形化に大きく寄与し、ひ
いてはその集積回路を使用したＶＴＲなどの低電力化、
小形化に寄与することができる。
加するだけで、出力変動を低減し、出力ダイナミックレ
ンジを拡大できるので、′低電源電圧で用いる集積回路
に本発明を適用すれば、回路を簡単にし、かつ消費電力
を少なくした集積回路をつくることが可能となる。これ
Ｋより集積回路の低電力化、小形化に大きく寄与し、ひ
いてはその集積回路を使用したＶＴＲなどの低電力化、
小形化に寄与することができる。
第１図は従来の集積回路の一例を示す回路図、第２図は
本発明の集積回路の一実施例を示す回路図、第３図、第
４図は本発明の集積回路の他の実施例を示す回路図であ
る。 １１＋−９，３５１−＋４５…ＮＰＮトランジスタ、１
０Ｓ１５ ＃ ４６Ｐ−５０”・Ｎ Ｐ Ａ’ ｌ’
イ、ｔ−ド、１４ Ｐ−２７、５５Ｐ−７２・・・抵抗
、２８・・・電源電圧ライン、 ２９・・・アース、 ５０・・・出力端子、 ５１・・・可変利得制御入力端子、 ５２・・・入力端子。 ’＄３ 図 ２Ｒ オキ凹 ８
本発明の集積回路の一実施例を示す回路図、第３図、第
４図は本発明の集積回路の他の実施例を示す回路図であ
る。 １１＋−９，３５１−＋４５…ＮＰＮトランジスタ、１
０Ｓ１５ ＃ ４６Ｐ−５０”・Ｎ Ｐ Ａ’ ｌ’
イ、ｔ−ド、１４ Ｐ−２７、５５Ｐ−７２・・・抵抗
、２８・・・電源電圧ライン、 ２９・・・アース、 ５０・・・出力端子、 ５１・・・可変利得制御入力端子、 ５２・・・入力端子。 ’＄３ 図 ２Ｒ オキ凹 ８
Claims (1)
- 第１とＭ２のトランジスタ対と第１の定電、流源からな
る差動増幅器を有し、該差動増幅器の信号出力部と基準
電位間に第１の抵抗を接続し該第１の抵抗と該差動増幅
器の信号出力部の接続部に第３のトランジスタのコレク
タと、該第１、第２．第６のトランジスタと反転導電形
の第４のトランジスタのエミッタを接続し、該第５のト
ランジスタのベースと、該第４の１トランジスタのコレ
クタとを接続し、該第６のトランジスタのベースと第４
のトランジスタのコレクタの接続部と該第６のトランジ
スタのエミッタを第２の抵抗を介して接続し、該第４の
トランジスタと同形の第５のトランジスタのベース及び
コレクタと該第４のトランジスタのベースとを接続し、
該第５のトランジスタのエミッタと上記基準電位間に第
５の抵抗を接続し、該第５のトランジスタのコレクタ及
びベースと該第４のトランジスタのベースとの接続点に
第２の定電流源を接続し、該第１と第２の定電流源の電
流値に相関を持たせたことを特徴とする集積回路。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57130304A JPS5922412A (ja) | 1982-07-28 | 1982-07-28 | 集積回路 |
| US06/460,812 US4634995A (en) | 1982-01-28 | 1983-01-25 | Electronic circuitry utilizing an inerted Darlington amplifier output stage to be operable with a low supply voltage |
| DE8383100761T DE3365036D1 (en) | 1982-01-28 | 1983-01-27 | Electronic circuitry operable with low supply voltage |
| EP83100761A EP0085401B1 (en) | 1982-01-28 | 1983-01-27 | Electronic circuitry operable with low supply voltage |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57130304A JPS5922412A (ja) | 1982-07-28 | 1982-07-28 | 集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5922412A true JPS5922412A (ja) | 1984-02-04 |
Family
ID=15031111
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57130304A Pending JPS5922412A (ja) | 1982-01-28 | 1982-07-28 | 集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5922412A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| AU699298B2 (en) * | 1994-07-18 | 1998-11-26 | Kawasaki Steel Corporation | Cleaning method for the surface of a sheet of steel |
-
1982
- 1982-07-28 JP JP57130304A patent/JPS5922412A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| AU699298B2 (en) * | 1994-07-18 | 1998-11-26 | Kawasaki Steel Corporation | Cleaning method for the surface of a sheet of steel |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4797629A (en) | Wide range operational amplifier input stage | |
| US5886568A (en) | Open-loop MR biasing circuit with high power supply and common mode rejection | |
| KR950003142B1 (ko) | 필터회로 | |
| US6191635B1 (en) | Level shifting circuit having a fixed output common mode level | |
| US4535256A (en) | Integrated video amp with common base lateral PNP transistor | |
| JP2505236B2 (ja) | 増幅回路 | |
| JPH0527282B2 (ja) | ||
| JP2693861B2 (ja) | 増幅回路 | |
| JPS6030209A (ja) | フイルタ回路 | |
| JPS6362126B2 (ja) | ||
| JPH10247846A (ja) | 入力回路 | |
| JPH08222971A (ja) | 演算増幅器 | |
| JPH0457243B2 (ja) | ||
| JPH0345568B2 (ja) | ||
| JPS63178611A (ja) | 利得制御回路 | |
| JPS59231906A (ja) | 差動増幅回路 | |
| JPH0410763B2 (ja) | ||
| JPS6161727B2 (ja) | ||
| JPH07336171A (ja) | 可変利得増幅回路 | |
| JPS62287704A (ja) | レベルシフト回路 | |
| JPH0148697B2 (ja) | ||
| JPH0564486B2 (ja) | ||
| JPH02122712A (ja) | 利得制御装置 | |
| JPH06303055A (ja) | 電圧制限機能付き演算増幅回路 | |
| JPH11355066A (ja) | 誤差増幅回路 |