JPS5922438A - 両極性アナログ−周波数変換回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は電圧や電流などのアナログ信号を周波数に変換
すると共に、そのアナログ信号の極性を表示する極性表
示機能付両極性アナログ−周波数変換回路の改良に関す
る。

従来の両極性アナログ−周波数変換回路は、単極性アナ
ログ−周波数変換回路を利用するものであり、その場合
、バ′イアス人力をあらかじめ印加したり、アナログ信
号を絶対値回路により絶対値に変換し、該絶対値をＡ／
Ｄ変換器に人力するなどの手段がとられてきた。しかし
、これらの手段は、正負アナログ信号の変換精度を等し
くできない、アナログ信号の入力範囲をせばめてしまう
、アナログ信号の入力レベルが小さくなると、極性表示
が不正確になる、などの問題があった。また、微小アナ
ログ信号入力時に影響するオフセットドリフト誤差を低
減させること、及び無人力時のオフセットドリフトによ
る起動を防ぐことが課題であった。

本発明の目的は、上述した問題点及び課題を解決し、正
と負とでの変換精度を等しくすることができ、アナログ
信号の入力範囲をせばめることかなく、アナログ信号の
入力レベルが小さくなっても、極性を正確に判別するこ
とができ、しかもオフセットドリフト誤差を大幅に低減
することができ、無人力時のオフセットドリフトによる
起動をなくすことができる両極性アナログ−周波数変換
回路を提供することである。

この目的を達成するために、本発明は、極性を有する入
力アナログ信号と、該入力アナログ信号とは逆極性の逆
極性入力アナログ信号とを、交互に切り換える入力切換
回路と、該入力切換回路から入力するアナログ信号を両
極性共用の回路素子により積分し、アナログ信号の極性
によって異なる極性の積分出力信号を出力する積分回路
と、一方の極性の積分出力信号レベルが一方の極性の基
準値を越えた時に比較出力信号を第１出力端子から出力
し、他方の極性の積分出力レベルが他方の極性の基準値
を越えた時に比較出力信号を第２出力信号から出力し、
第１出力端子及び第２出力端子の比較出力信号によって
積分回路をリセットさせる比較回路と、比較回路の第１
出力端子からの比較出力信号と該信号に続く第２出力端
子からの比較出力信号とによって１個の周波数出力信号
を発生する周波数出力信号発生回路と、比較回路の第１
出力端子及び第２出力端子からの比較出力信号の立上り
によって人力切換回路を切り換える切換制御回路と、積
分回路の積分出力信号の極性及び入力切換回路の切換状
態に応じて極性を判別し、表示する極性表示回路とを備
えたものである。

以下、本発明を図示の実施例に基づいて詳細に説明する
。

第１図は本発明の一実施例を示す。入力端子１、には極
性を有する入力アナログ信号Ｅａｔが入力し、入力端子
ｔ、には入力アナログ信号Ｅ、と・は逆極性の逆極性入
力アナログ信号−Ｅｘが入力する。

入力切換回路１は切換スイッチ２．３及びスイッチドラ
イバ４．５から成る。積分回路６は、抵抗几、コンデン
サＣ１演算増幅器７、リセットスイッチ８及びリセット
スイッチドライバ９から成り、これらは両極性共用の回
路素子である。１０は比較回路で、二つのコンパレータ
１１．１２及び等しい基準電圧ＥＩ＋の基準電源１３．
１４から成る。コンパレータ１１の反転入力端子には正
の基準電圧子Ｅ８が印加され、コンパレータ１２の非反
転入力端子には負の基準電圧−Ｅ３が印加される。比較
回路１ｏの第１出方端子１５と第２出力端子１６とは波
形整形用のバッファ１７．１８を経て几Ｓ７リツプフロ
ツプ１９、オアゲート２０及び極性表示回路２工にそれ
ぞれ接続される。几Ｓ７リツプフロツプ１９の出力端子
Ｑかも周波数出力信号ｆが出力される。オアゲート２０
の出力側にはリセットスイッチドライバ９及び単一パル
ス発生回路２２が接続され、単一パルス発生回路２２０
出カ側にはＴフリップフロップ２３が接続される。Ｔフ
リップフロップ２３の出力端子Ｑは極性表示回路２１に
接続されると共に、スイッチドライバ４及びインバータ
２４を経てスイッチドライバ５に、それぞれ接続される
。極性表示回路２１は極性表示信号Ｐを出力するもので
、本実施例では極性表示信号Ｐは、ローレベルで正を、
ハイレベルで負を、それぞれ表示する。なお、切換スイ
ッチ２．３及びリセットスイッチ８は例えば電界効果ト
ランジスタにより構成される。

次に、動作を第２図のタイムチャートを参照しつつ説明
する。入力アナログ信号Ｅ、の極性が正である場合には
、入力端子ｔ、には入力アナログ信号＋Ｉ　Ｅａｅｌが
、入力端子ｔ、には逆極性入力アナログ信号−Ｉ　Ｅ−
１が、それぞれ印加される。

Ｔフリップフロップ２３の出方初期状態がローレベルで
あると、インバータ２４を経てスイッチドライバ５が動
作し、切換スイッチ３がオンとなる。スイッチドライバ
４は動作しないので、切換スイッチ２はオフである。こ
れによって、逆極性入力アナログ信号−Ｉ　Ｅ−１が積
分回路６に入力され、正の方向に積分される。コンパレ
ータエ１は正の積分出力信号を正の基準電圧子Ｅｓと比
較し、この積分出力信号レベルが正の基準電圧＋＆を越
えた時にハイレベルの比較出力信号を第１出力端子工５
から出力する。その結果、バッファ１７及びオアゲート
２０の出力もハイレベルとなる。オアゲート２０のハイ
レベルの出力によってリセットスイッチ８はオンとなり
、コンデンサＣの充電電荷を放電し、積分出力信号のレ
ベルを積分開始電位である零電位とする。同時に、バッ
ファ１７の出力によって几Ｓ７リツプフロツプ１９はセ
ットされ、その出力端子Ｑの出力レベルはハイレベルと
なる。

また、オアゲート２０の出力の立上りによって単一パル
ス発生回路２２は所定パルス幅の単一パルスを発生し、
Ｔフリップフロップ２３０入力端子′ｒに人力し、その
出力端子Ｑの出力レベルをハイレベルにする。これによ
って、スイッチドライバ４が動作して、切換スイッチ２
をオンにし、スイッチドライバ５が動作を止めて、切換
スイッチ３をオフにするので、人力アナログ信号＋ｌ　
Ｅ−１が積分回路６に人力される。積分出力信号レベル
が零電位に戻ったことによって、比較出力信号が零レベ
ルになるので、リセットスイッチ８はオフとなり、今度
は積分回路６は負の方向に人力アナログ信号＋Ｉ　Ｅ−
１を積分する。コンパレータ１２は負の積分出力信号が
負の基準電圧−Ｅｓを下まわった時に７・インベルの比
較出力信号を第２出力端子１６から出力する。その結果
、バッファ１８及びオアゲート２０の出力はノ・インベ
ルとなり、ＩＬＳフリツフ。

フロップ１９はリセットされて、その出力端子Ｑの出力
レベルはローレベルとナリ、リセットスイッチ８はオン
となって、コ゛ンデンサＣの充電電荷を放電し、単一ノ
くルス発生回路２２を１単一ハルスを発生して、Ｔフリ
ップフロップ２３の出力をローレベルにし、切換スイッ
チ２をオフとし、切換スイッチ３をオンとする。このよ
うな動作が繰り返されて、入力アナログ信号”Ｅｘの極
性が変わらない限り、積分回路６の積分出力信号は第２
図に示されるように周期Ｔ１、Ｔ２で鋸歯状波を交互に
折り返した波形となる。そして、人力アナログ信号Ｅｘ
の極性が変化しない間、比較回路１０の第１出力端子工
５と第２出力端子１６とは交互に比較出力信号を出力し
、第１出力端子工５からの比較出力信号とそれに続く第
２出力端子、１６からの比較出力信号の両方によって几
Ｓフリップフ四ツブ１９は１個のパルスを発生し、この
パルスを周波数出力信号ｆとして出力する。

極性表示回路２１はバッファ１７．１８の出力及びＴ７
リツプフロツプ２３の出力に応じて入力アナログ信号Ｅ
、の極性を判別し、表示するもので、その−例を第３図
に示す。２５は遅延回路、２６．２７はインバータ、２
８〜３１はアンドゲート、３２．３３はオアゲート、３
４は几Ｓフリップフロップである。この極性表示回路２
１は、バッファ１７が７１イレベルの出力を出す直前の
Ｔフリップフロップ２３の出力がローレベルであれば、
極性を正と判別し、ノ・インベルであれば、極性を負と
判別し、バッファ１８がハイレベルの出力を出す直前の
１゛フリツプフロツプ２３の出力がローレベルであれば
、極性を負と判別し、ノ・インベルであれば、極性を正
と判別する。即ち、バッファ１７がノ・インベルの出力
を出す直前は積分回路６は正の方向に積°分しているか
ら８積分回路６に人力しているアｔログ信号の極性は負
であり、その時Ｔフリッ７’　７０ツブ２３の出力がロ
ーレベルトイうことは切換スイッチ３がオンしているこ
とであるから、人力しているテナログ信号は逆極性人力
アナログ信号−Ｅ、であり、その極性が負なら、人力ア
ナログ信号Ｅ、の極性は正となるのである。

第３図において、バッファ１７０ノ・インベルの出力が
アンドゲート２８．３１に人力した時、その直前のＴフ
リップ７０ツブ２３の出力は遅延回路２５によって遅延
されて、アンドゲート２８に直接、そしてアンドゲート
３１にインバータ２７を経て、それぞれ入力されている
ので、遅延回路２５の出力がローレベルであれば、アン
ドゲート３１がハイレベルの出力をオアゲート３３を経
て几Ｓフリップフロップ３４のリセット入力端子几に送
り、これをリセット”して、極性表示信号Ｐをローレベ
ルとし、極性を正であると表示する。遅延回路２５の出
力がハイレベルであれば、アンドゲート２８がハイレベ
ルの出力をオアゲート３２を経て几Ｓフリップフロップ
３４０セット入力端子Ｓに送り、これをセットして、極
性表示信号Ｐをハイレベルとし、極性を負であると表示
する。

バッファ１８のハイレベルの出力がアンドゲート２９．
３０に人力した時に、その直前のＴフリップフロップ２
３の出力は遅延回路２５によって遅延されて、アンドゲ
ート２９にインバータ２６を経て、そしてアンドゲート
３０に直接、それぞれ人力されているので、遅延回路２
５の出力がローレベルであれば、アンドゲート２９がハ
イレベルの出力を出して、Ｂ　Ｓフリップフロップ３４
をセットし、極性表示信号Ｐをハイレベルとし、遅延回
路２５の出力がノ・インベルであれば、アンドゲート３
０が７・インベルの出力を出して、几Ｓ７リツプフロツ
プ３４をリセットし、極性表示信号Ｐをローレベルとす
る。

入力アナログ信号Ｅｓと周波数出力信号ｆとの関係をオ
フセットドリフト■ｆによる影響も含めて求めると、以
下のようになる。

周波数出力信号ｆは几Ｓ７リツブ７０ツブ１９の出力で
あるから、その周期は積分回路６の積分出力信号の周期
Ｔ　＝　Ｔ、−１−１；と等しくなる。

周期１１と周期Ｔ、とは下式で表わされる。

したがって、 （４） 即ち、（４）式の第２項がオフセットドリフ’）Ｖ。

による変換誤差である。この変換誤差な△ｆとし、ｆ′
をオフセットドリフトｖｆのない時の周波数出力信号と
すると、（５）式が求まる。

つまり、周波数出力信号ｆ０１周期Ｔ内で、オフセット
ドリフトｖｆの影響が（１）式及び（２）式かられかる
ように正と負とに振り分ゆられた形となり、オフセット
ドリフト■ｆの影響は−ｖ７／　Ｅ二に減少する。

積分回路６の積分方向を人力アナログ信号Ｅ。

の極性によって正の方向のみ、或は負の方向のみに限る
ことによって入力アナログ信号Ｅｚを周波数に変換する
ことができるが、この方法では回路構成が簡単であると
いう長所はあるが、オフセットドリフト■ｆによる影響
は低減されない。

例えば正方向の積分のみの場合、その周波数出力信号／
、及び変換誤差へｆｌは下記のようになる。

例として、Ｅｚ＝ｔｏｏ、ｙの時にＶ、＝１ｏｍＶであ
った場合の変換誤差を求めてみると、本実施例では一１
チであるのに対し、正方向の積分のみの場合には１０％
となる。

また、周波数出力信号ｆの１周期Ｔ内で、積分出力信号
の極性を反転させていることにより以下の長所が生ずる
。即ち、正方向又は負方向のみの積分の場合、Ｅａｅ＝
０とすると、（６）式は下記の（８）式となり、無人力
時においてもオフセットドリフトｖＩに比例した周波数
出力信号りを出してしまう。

これに対して、本実施例によれば、（４）式においてＥ
ｘ　＝　０とおけば、 ｆ＝−■　　　　（９） となり、即ち無人力時では起動しないことになる。

本実施例によれば、積分回路６の各回路素子は入力する
正負両極性のアナログ信号＋ｌ　ｇ−１又は−Ｉ　Ｅ−
１に共用されるものであり、その積分出力信号のレベル
は正負で絶対値が等しくなるので、正と負とでの変換精
度を等しくすることができる。これに対して、従来の絶
対値回路を有する両極性アナログ−周波数変換回路にお
いては、絶対値回路が一方の極性の誤差、例えば抵抗の
マツチング誤差、オフセット誤差などを有し、これらの
誤差は正の人力と負の入力とでは逆に作用するので、正
負の人力の変換精度を等しくすることはできない。また
、本実施例によれば、バッファ１７．１８及びＴ７リツ
グフロツプ２３の出力に応じて人力アナログ信号Ｅｘの
極性を判別しているので、入力アナログ信号Ｅｘのレベ
ルが小さくても、極性の判別を正確にすることができる
が、従来の両極性アナログ−周波数変換回路では、入力
アナログ信号のレベ／ｌ／　ヲ零レベルとコンパレータ
により比較スることで、極性を判別しているので、入力
アナログ信号のレベルが小さくなると、コンパレータの
出力が不安定となり、極性を正確に判別することができ
ない。更に、本実施例によれば、積分回路６は異なる極
性の積分出力信号を出力するもので、正負両極性ともフ
ルレンジ使用することができるので、アナログ信号の人
力範囲なせばめることかない。従来のバイアス人力を印
加するタイプの両極性アナログ−周波数変換回路では；
積分回路は正負両極性の入力に対して出力レンジは正の
みを用いるので、アナログ信号の入力範囲が％にせばめ
られてしま５゜図示実施例において、几Ｓ　７　’ＩＪ
ツブフロップ１９が本発明の周波数出力信号発生回路に
相当し、単一パルス発生回路２２、Ｔフリップフロップ
２３及びインバータ２３が本発明の切換制御回路に相当
する。

なお、第２図において人力アナログ信号Ｅ、が正又は負
に保持されている時間は積分回路６の積分出力信号の周
期Ｔの２倍程度に示されているが、これは図の関係から
で、実際は周期Ｔに比べて著しく長い。

積分回路６は演算増幅器７を用いるものには限定されな
い。例えば、入力アナログ信号が電流の場合には、抵抗
、コンデ識す及びリセットスイッチのみから成るもので
もよい。

比較回゛路１０は二つのコンパレータ１１．１２を用い
るものには限定さ′れず、コンパレータを一つにして、
その出力を積分出力信号の正負に応じて第１出力端子１
５と第２出力端子１６とに振り分けるようにしてもよい
。

極性表示回路２１は第３図のものには限定されない。積
分回路６において、負方向の積分が２回続いたこと、又
は正方向の積分が２回続いたことをアナログ的又はデジ
タル的に検出し、その時の′ｒフリップフロップ２３の
出力によって極性を判別するようにしてもよい。

以上説明したように、本発明によれば、積分回路におい
て人力アナログ信号又は逆極性人力アナログ信号を両極
性共用の回路素子により積分するようにしたから、正と
負とでの変換精度を等しくすることができる。また、積
分回路を人力するアナログ信号の極性によって異なる極
性の積分出力信号を出力するものにしたから、アナログ
信号の人力範囲なせばめることかない。

更に、積分回路の積分出力信号の極性及び人力切換回路
の切換状態に応じて極性を判別し、表示するようにした
から、アナログ信号の人力レベルが小さくなっても、極
性な正碑に判別することができる。しかも、積分出力信
号が基準値を越える毎に人力アナログ信号と逆極性人力
アナログ信号とを交互に切り換えて積分回路に人力させ
るようにしたから、オフセットドリフト誤差を大幅に低
減することができ、無人力時のオフセットドリフトによ
る起動をなくすことができる。その結果、微小人力時の
直線性を優れたものにすることができる。

【図面の簡単な説明】

第１図は本発明の一実施例の回路図、第２図はその各部
の電圧波形のタイムチャート、第３図は本発明の一実施
例における極性表示回路の回路図、第４図はその各部の
電圧波形のタイムチャートである。 １・・・入力切換回路、　　２．３・・・切換スイッチ
、６・・・積分回路、　　８・・・リセットスイッチ、
１０・・・比較回路、　　１３．１４・・・基準電源、
　　１５・・・第１出力端子、　　１６・・・第２出力
端子、１９・・・几Ｓ７リツプフロツプ、　　２１・・
・極性表示回路、　２２−・・単一バ化ス発生回路、　
２３・・・Ｔフリップ７０ツブ、　Ｅａｒ・・・人力ア
ナログ信号、−Ｅ、ｔ・・・逆極性人力アナログ信号、
　ＥＩ＋・・・基準電圧、　ｆ・・−周波数出力信号、
　　Ｐ・・・極性表示信才　　２　１ ４百号Ｐ 才　　３　　口 １ 才　　φ　　図 ４ ２

Claims (1)

【特許請求の範囲】
1. １、極性を有する入力アナログ信号と、該入力アナログ
   信号とは逆極性の逆極性人力アナログ信号とを、交互に
   切り換える入力切換、回路と、該入力切換回路から入力
   するアナログ信号を一極性共用の回路素子により積分し
   、アナログ信号の極性によって異なる極性の積分出力信
   号を出力する積分回路と、一方の極性の積分出力信号レ
   ベルが一方の極性の基準値を越えた時に比較出力信号を
   第１出力端子から出力し、他方の極性の積分出力信号レ
   ベルが他方の極性の基準値を越えた時に比較出力信号を
   第２出力端子から出力し、第１市力端子及び第２出力端
   子の比較出力信号によって積分回路をリセットさせる比
   較回路と、比較、回路の第１出力端子からの比較出力信
   号と該信号に続く第２出力端子の比較出力信号とによっ
   て１個の周波数出力信号を発生する周波数出力信号発生
   回路と、比較回路の第１出力端子及び第２出力端子から
   の比較出力信号の立上りによって入力切換回路を切換え
   る切換制御回路と、積分回路の積分出力信号の極性及び
   人力切換回路の切換状態に応じて極性を判別し、表示す
   る極性表示回路とを備えた両極性アナログ−周波数変換
   回路。