JPS59227185A - 印刷配線板の製造法 - Google Patents

印刷配線板の製造法

Info

Publication number
JPS59227185A
JPS59227185A JP10127083A JP10127083A JPS59227185A JP S59227185 A JPS59227185 A JP S59227185A JP 10127083 A JP10127083 A JP 10127083A JP 10127083 A JP10127083 A JP 10127083A JP S59227185 A JPS59227185 A JP S59227185A
Authority
JP
Japan
Prior art keywords
copper
copper foil
pattern
etching
plating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP10127083A
Other languages
English (en)
Other versions
JPS6337515B2 (ja
Inventor
直樹 福富
順雄 岩崎
木田 明成
富士男 小島
川島 豊
最上 和親
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Resonac Corp
Original Assignee
Hitachi Chemical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Chemical Co Ltd filed Critical Hitachi Chemical Co Ltd
Priority to JP10127083A priority Critical patent/JPS59227185A/ja
Publication of JPS59227185A publication Critical patent/JPS59227185A/ja
Publication of JPS6337515B2 publication Critical patent/JPS6337515B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、微細パターンを容易に得ることが出入る印M
l配勝板の#遺伝に関す/)0印桐配線板の一線巾、線
間隔はLSIの高集積化にともない1丁ま丁細くなって
いるoシフ0為し、従来の製造方法では、例えば、銅張
り積層板にエツチングしてパターン【形敢丁ル硼台、1
00μmが加工限界となり、これ以下の腺巾では。
断線やショートか発生し易くなる。
こnは銅張積層板製造工程において発生する銅箔面のへ
こみ、キズなどが原因でるゐ。lた、巌巾、線間隔が5
0μm位になると銅張積層板表面の微小な凹凸fうねり
により絨巾梢度か問題となってくゐ。
また、通常銅箔が18〜65μmと厚いため100μ−
下のエツチングか非常に困難になる。5〜9μmQ銅箔
に用いnば内層回路用のエツチングは容易にな/)が、
表層Sは、スルホール内のめっきが附7Jl]芒扛るの
で、全体の銅の厚さは60〜40μmとなり100μm
以下のエツチングは非常に困姫でめゐ。このような事か
ら、エツチング法ではa<、必贅な部分にめっきにより
回路に形成するアディティブ法が微細パターンの形成に
迩丁心が、塊状では丞似弐面の粗度が大きく、また、不
必資な場所にもめっ@が析出する銅フリ現象があり、サ
ブトラクト法以上の微細パターンの形成かで@ない0そ
こで、5〜9μmの銅箔Y用いた銅張積層板にベースに
めっきにより必要な部分にめっきtした彼、ベースの博
い銅箔tクイックエッチするセミアディティブ法か微細
のノ(ターンに適している。しかし、この方法において
も、前記した銅張積層板自体Q)欠陥や特性に支配され
。
80μm以下の微細パターンの形成は因離でめゐ0 本発明はこのような点に鑑みてなさnたもので、@箔の
片面にめっきレジストに設け、銅のエツチング液に耐蝕
性のめる金属のめつき、銅のめり@電行い、回路パター
ン忙形成し、めっきレジストを除去し、回路パターン向
にグリフ−レグ塗型ね台せ刃口熱加圧した饋1穴あけ1
人内壁の銅めっ@電性い少なくともノくット鄭葡含む必
☆とさnゐ銅箔に工ゐ表面パターンに対応するエツチン
グレジスト電形成後鋼箔【エツチング丁ゐこと忙特徴と
するものである0 すなわち、従来技術に用いられゐ銅張積層板自体θ吋性
や欠陥に基〈限界に打破丁/Sために本発明では、回路
パターン葡形成丁ゐベース材料に銅箔を用いた。用いる
銅箔はステンレス似等に剥離可能なようにめっきした銅
箔でも良いし、丁でに引@はかされ′fC餉箔めゐいは
圧延ちれた#I76でもよい0第1凶に7F、丁ように
この銅箔1の片面に、フォトレジスト葡ラミネートし。
焼付、現像丁ゐ等によりレジストパターン2電形成する
。次に、無1を解めっき、または、電気めっ@により雀
、ニッケル、千日など銅のエツチング液に耐蝕性のめる
金[5鷺めっきした恢。
銅めっき4′9thなう。レジスト2【剥離した俊。
t444表面の接触処理電行なう。
次に第2図にボ)゛ようeここのようにして形成した回
路パターン5を市する銅箔1に衣1〜としてパターンに
内側にl’im回路板6と共に、j繭+aj位厘次め葡
し、グリプレグ6忙ブトして槓層接盾する。さらに、穴
あけ、スルーホールめっ@電行なう。次に、大同パッド
部、必菅とさf′L、/)銅箔による表面パターンtテ
ンティングまたは。
早出により株課し、大の周囲にノくラド等必会とされる
表口バクーンが残ゐようにして銅苗忙エツチング丁ゐ0
ベースとなった銅箔がエツチング除去されゐとあら27
1じめ形成さnた回路が基板内に埋め込まnk形で露出
て/)。
第6図は、このようにして侍らnた印刷配線板υ〜「l
凶を不すもので、7にスルホールめっき、8は内層回路
、4はめら〃・しめ形Jllll、ちれた回路で蕗出聞
には銅のエツチング液に耐蝕性のある金縞がめっきさt
してお91はエツチングざnずに残った銅箔であ/80 実施例 ステンレス(SUS4.5O−BA)表面にスコッチプ
ライト7448で研磨後、全回に50μm厚の憾敵銅め
つきt行なった0次に、フォトレジスト(リストンT−
121s)’cロール2ばネータによシノミネートした
0ポジマスク′9c尚て紫外勝′9c照射した佼、机保
歇tスプレーし現1数した0次に、金めつ@に1μmの
厚さで行ない、さらt/c供rR鋼めっきに30μm竹
なつた。レジスト剥離液に次潰し、レジストに剥離した
後、黒色酸化銅処理電行lっ7’(俊、パターンの形成
さnrt、銅箔τステンレス板よジはがし叡った。この
銅箔χあらかじめエツチング法で作成した内り板と接宥
用グリグレグと位置決めビンにより位置決めできる多層
化金型にセットし、170℃2時同60kg/an’の
圧力で)Ju #I加圧した。このようにしてm層した
着板にNCドリルに工す人めけt行なった埃、無電解め
っきによりスルーホールめ−)き葡竹なった0次に、フ
ォトレジスト(リストン’1’−1215)忙ラミネー
トし、大の周囲にバッドを形成するように焼付、現像に
行なった。就いて、内蔵さ71.た金めっ@か露出する
まで表向の調髪エツチングして所望の多層印刷配緋板忙
製t’lた0以上説明したように2本発明の印刷配腕板
のN遺伝に於ては次の利照か達成ちれゐ。
(υ 表面にキズの無い銅w1曲上にパターン葡形成す
るので劇中、蘇1!!J陥がそnぞれ100μm以下の
微細パターンを容易に侍ゐことかてさゐ0 (2)  あらかじめ微細パターンχ形成した恢、積層
丁/bので、積層前に検丘でき歩留りか同上する0 (5)正確に形成さ2′L7′Cレジスト像の曲にめっ
きにより導体髪形成し、さらにこの導体か衝脂に埋め込
まn完盆に保映丁;bので、サイドエッチがなく、l#
A巾精良精度めて篩い。
(4)  第4図9に示すように耐鮭性金1j45、銅
4よりaゐ埋込まfした導体りみよりなる回路又10に
示すようにエツチングされずに残っ7C銅箔1Q;9−
よシなる回路、東に11に示すようにそれらの双方の導
体よ#)厄ゐ回路が任意に形成出来るため、広い範v5
の物性に応じた印刷配線板忙容易に製造することが出来
ゐ。
【図面の簡単な説明】
第1〜4図は本発明の方法ン祝明丁々にめの断1111
1因でめゐ。 符号の胱明 1 物量 2 レジストパターン 3 耐蝕性金属 4銅 5ti21wlIハz−ン 6 ズリプレグ 7 スルーホールめっき 8 内層回路

Claims (1)

    【特許請求の範囲】
  1. 1、 銅箔の片間にめっきレジストに設け、銅のエツチ
    ング液に耐蝕性のある全域のめっき、廟のめっきに行い
    回路パターンを形成し、めっきレジストン除去し、回路
    パターン面にプリグレグ會厘lt′:18せ加熱加圧し
    た佐、穴あけ穴内壁の組めっ@塗付い、少なくともバッ
    ト部に含む必賛とされる銅箔による表面パターンに対応
    するエツチングレジスト會形成後銅箔忙エツチング丁ゐ
    こと′9C峙倣とする印桐配線板の製造法。
JP10127083A 1983-06-07 1983-06-07 印刷配線板の製造法 Granted JPS59227185A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10127083A JPS59227185A (ja) 1983-06-07 1983-06-07 印刷配線板の製造法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10127083A JPS59227185A (ja) 1983-06-07 1983-06-07 印刷配線板の製造法

Publications (2)

Publication Number Publication Date
JPS59227185A true JPS59227185A (ja) 1984-12-20
JPS6337515B2 JPS6337515B2 (ja) 1988-07-26

Family

ID=14296190

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10127083A Granted JPS59227185A (ja) 1983-06-07 1983-06-07 印刷配線板の製造法

Country Status (1)

Country Link
JP (1) JPS59227185A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005311202A (ja) * 2004-04-23 2005-11-04 Matsushita Electric Works Ltd 配線基板及びその製造方法
US7868464B2 (en) 2004-09-16 2011-01-11 Tdk Corporation Multilayer substrate and manufacturing method thereof
WO2011078031A1 (ja) * 2009-12-22 2011-06-30 株式会社メイコー プリント基板の製造方法及びプリント基板

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03613A (ja) * 1989-05-17 1991-01-07 Dainippon Printing Co Ltd 電子部品搬送体作成装置
JPH0462605U (ja) * 1990-10-09 1992-05-28

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005311202A (ja) * 2004-04-23 2005-11-04 Matsushita Electric Works Ltd 配線基板及びその製造方法
US7868464B2 (en) 2004-09-16 2011-01-11 Tdk Corporation Multilayer substrate and manufacturing method thereof
WO2011078031A1 (ja) * 2009-12-22 2011-06-30 株式会社メイコー プリント基板の製造方法及びプリント基板

Also Published As

Publication number Publication date
JPS6337515B2 (ja) 1988-07-26

Similar Documents

Publication Publication Date Title
US6548153B2 (en) Composite material used in making printed wiring boards
JPH06318783A (ja) 多層回路基板の製造方法
JP2005317836A (ja) 配線回路基板およびその製造方法
JPH02159789A (ja) プリント配線板の製造方法
JP3650514B2 (ja) メッキした抵抗体をもつ印刷回路板の製造方法
CN115802601B (zh) 一种齐平印制电路板及其生产方法
JPS6337515B2 (ja)
JP3599957B2 (ja) 多層配線基板の製造方法
JP2000036662A (ja) ビルドアップ多層配線板の製造方法
JPS6182497A (ja) 印刷配線板の製造法
JPH1187886A (ja) プリント配線板の製造方法
CN116133291B (zh) 高速高层厚铜混压板及其制备方法
JPH10321970A (ja) プリント配線板およびその製造方法
JP3288290B2 (ja) 多層プリント配線板
JPH0219990B2 (ja)
JPH0690087A (ja) 多層プリント配線板の製造方法
JPH04127494A (ja) 多層プリント配線板
JP2000151073A (ja) 配線板の製造法
JPH09148736A (ja) プリント配線板の製造方法
JP2768122B2 (ja) 多層配線板の製造方法
CA1234923A (en) Method for manufacturing multi-layered printed circuit boards and a circuit board produced by same
JPS59175797A (ja) 多層プリント板の製造方法
JPS63202086A (ja) プリント回路板の製造方法
JPS5832798B2 (ja) 印刷配線板の製造法
JPH0158878B2 (ja)