JPS592377A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS592377A JPS592377A JP57109914A JP10991482A JPS592377A JP S592377 A JPS592377 A JP S592377A JP 57109914 A JP57109914 A JP 57109914A JP 10991482 A JP10991482 A JP 10991482A JP S592377 A JPS592377 A JP S592377A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semiconductor device
- manufacturing
- present
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D8/00—Diodes
- H10D8/60—Schottky-barrier diodes
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（１）発明の技術分野
本発明は、半導体装置の製造方法に関し、さらに詳しく
述べると、バリアハイトラ異にする最低２種類のショッ
トキバリアダイオードを１つの乗積回路装置内に有する
半導体装置の製造方法に関する。
述べると、バリアハイトラ異にする最低２種類のショッ
トキバリアダイオードを１つの乗積回路装置内に有する
半導体装置の製造方法に関する。
（２）技術の背景
金属と半導体と全接触させる時にその半導体の表面上に
形成されるエネルギーのバリア（障壁）、すなわち、シ
ＩＩＩ）ｌトキバリアケ利用して整流性會もたせたダイ
オードのことｉ７．ットキパリアダイオード（以下、８
ＢＤと称する）と呼ぶことは周知の通りである。通常、
ＳＨＤの形成のために、例えばアルミニウム（ｈｔ）及
びその合金、白金（Ｐｔ）、タングステン（Ｗ）、金（
Ａｕ） 、ニクロム（Ｎｌ−Ｃｒ） などのような金
属、そして例えばシリコン（８１）などのような半導体
が用いられている。ＳＢＤは、スイッチング動作が極め
て早い、熱放散が良好である、等のすぐれ九％徴會有し
ているので、種々の半導体集積回路装置において有利に
使用することができる。
形成されるエネルギーのバリア（障壁）、すなわち、シ
ＩＩＩ）ｌトキバリアケ利用して整流性會もたせたダイ
オードのことｉ７．ットキパリアダイオード（以下、８
ＢＤと称する）と呼ぶことは周知の通りである。通常、
ＳＨＤの形成のために、例えばアルミニウム（ｈｔ）及
びその合金、白金（Ｐｔ）、タングステン（Ｗ）、金（
Ａｕ） 、ニクロム（Ｎｌ−Ｃｒ） などのような金
属、そして例えばシリコン（８１）などのような半導体
が用いられている。ＳＢＤは、スイッチング動作が極め
て早い、熱放散が良好である、等のすぐれ九％徴會有し
ているので、種々の半導体集積回路装置において有利に
使用することができる。
（３）従来技術と問題点
この技術分野において、１つの集積回路装置内にバリア
ハイド（障壁高さ）金具にする２つもしくはそれ以上の
８ＢＤ＝ｉ存在させることが屡々である。このような場
合に、当業者が実施している主たる手法は、 １、 ８ＢＤ＝１構成する１要索である金属電極配線層
の金属の種類全８ＢＤごとに変えること、及び ２、ＳＢＤを構成するもう１つの要素である半導体基板
（主にＳｔ基板）中に拡散せる不純物の密度をＳＢＤご
とに変えること、０２通りの手法である。しかしながら
、前者は、配線工程が非常に複雑になるという理由で、
実施が容易でない。さらに、後者を実施する場合、非常
にシャローな、すなわち、浅い不純物拡散を実施するこ
とが必須であるので、高度なプロセスを用いなければな
らない。
ハイド（障壁高さ）金具にする２つもしくはそれ以上の
８ＢＤ＝ｉ存在させることが屡々である。このような場
合に、当業者が実施している主たる手法は、 １、 ８ＢＤ＝１構成する１要索である金属電極配線層
の金属の種類全８ＢＤごとに変えること、及び ２、ＳＢＤを構成するもう１つの要素である半導体基板
（主にＳｔ基板）中に拡散せる不純物の密度をＳＢＤご
とに変えること、０２通りの手法である。しかしながら
、前者は、配線工程が非常に複雑になるという理由で、
実施が容易でない。さらに、後者を実施する場合、非常
にシャローな、すなわち、浅い不純物拡散を実施するこ
とが必須であるので、高度なプロセスを用いなければな
らない。
（４）発明の目的
本発明は、上記したような従来技術の問題点全解消する
こと、換言すると、１つの集積回路装置内にあってバリ
アハイドに異にする２つもしくはそれ以上の８ＢＤＶｃ
−有する半導体装ｔｌｆｆｉ製造するためのものであっ
て、実施が容易でありかつ高度々プロセス全必要としな
い改良された製造方法を提供することにおる。
こと、換言すると、１つの集積回路装置内にあってバリ
アハイドに異にする２つもしくはそれ以上の８ＢＤＶｃ
−有する半導体装ｔｌｆｆｉ製造するためのものであっ
て、実施が容易でありかつ高度々プロセス全必要としな
い改良された製造方法を提供することにおる。
（５）発明の構成
本発明者らは、このたび、８ＢＤの形成時、（金属電極
配線層）Ｏｎ（ポリシリコン層；すなわち、多結晶シリ
コンの層、以下、ポリ８處 層と称する〕Ｏｎ（半導体
基板〕の構造會行するものと（金属電極配線層〕Ｏｎ（
半導体基板〕の構造を有するものと′ｆｒ組み合わせｆ
ｉｃ場合に上記目的を達成し得るということを見い出し
た。
配線層）Ｏｎ（ポリシリコン層；すなわち、多結晶シリ
コンの層、以下、ポリ８處 層と称する〕Ｏｎ（半導体
基板〕の構造會行するものと（金属電極配線層〕Ｏｎ（
半導体基板〕の構造を有するものと′ｆｒ組み合わせｆ
ｉｃ場合に上記目的を達成し得るということを見い出し
た。
本発明者らは、さらに、配線層と基板との中間にポリ８
１ 層を介在させる場合、それに不純物ｔドープしたり
ドープしなかったりしても、そして、場合ｒＣより、そ
れを熱処理し走り熱処理しなかったりしても８ＢＤのバ
リアハイトラ制御し得るということを見い出した。この
場合には、したがって、ポリ８４層を介在させたＳＢＤ
のみでもってバリアハイドの制御１行なうことも可能で
ある。
１ 層を介在させる場合、それに不純物ｔドープしたり
ドープしなかったりしても、そして、場合ｒＣより、そ
れを熱処理し走り熱処理しなかったりしても８ＢＤのバ
リアハイトラ制御し得るということを見い出した。この
場合には、したがって、ポリ８４層を介在させたＳＢＤ
のみでもってバリアハイドの制御１行なうことも可能で
ある。
（６）発明の実施例
次に、添付の図面全参照しながら本発明を設明する。
第１図には、本発明に従い半導体を製造するための好ま
しい１方法が順？追って断面図で示されている。
しい１方法が順？追って断面図で示されている。
先ず、工程（ａｌにおいて、８４基板１を熱酸化した後
ＣＶＤ酸化膜會付は足したその酸化膜（８４０２）を絶
縁層２として成長させ、次いで、この層をコントロール
エツチングしてＰＮ接合形成部ＰＮ−Ｊ及びＳＢＤ形成
部５ＢＤ−１及び８ＢＤ−２の窓開は全行なう。コント
ロールエツチングは、２種類のマスクを使用して、最初
に５ＢＤ−２の深さまで、次いで８ＢＤ−２の領域をマ
スキングしてＰＮ−Ｊ及び５ＢＤ−１の深さまでエツチ
ングする。−例を示すと、８ＢＤ−１の深さく層２の膜
厚が４０００人のときに５ＢＤ−２の深さは３０１）Ｏ
Ａである。このように８ＢＤ形成部の深さに差をつける
ことは、引き続く工程（ｄ）において５ＢＤ−２のポリ
８１層エッテングエ８’を安定化させるために必要でら
る。このエツチングには、ドライプロセス、例えばリア
クティブ−イオン−エツチング（ＲＩＩＩと称する）な
どを利用することができる。
ＣＶＤ酸化膜會付は足したその酸化膜（８４０２）を絶
縁層２として成長させ、次いで、この層をコントロール
エツチングしてＰＮ接合形成部ＰＮ−Ｊ及びＳＢＤ形成
部５ＢＤ−１及び８ＢＤ−２の窓開は全行なう。コント
ロールエツチングは、２種類のマスクを使用して、最初
に５ＢＤ−２の深さまで、次いで８ＢＤ−２の領域をマ
スキングしてＰＮ−Ｊ及び５ＢＤ−１の深さまでエツチ
ングする。−例を示すと、８ＢＤ−１の深さく層２の膜
厚が４０００人のときに５ＢＤ−２の深さは３０１）Ｏ
Ａである。このように８ＢＤ形成部の深さに差をつける
ことは、引き続く工程（ｄ）において５ＢＤ−２のポリ
８１層エッテングエ８’を安定化させるために必要でら
る。このエツチングには、ドライプロセス、例えばリア
クティブ−イオン−エツチング（ＲＩＩＩと称する）な
どを利用することができる。
次いで、窓開けの完了した絶縁層２の上方にポリＳｉ
層５全村着させる（工程（ｂ））。これは、常法に従っ
て、例えばＣＶＤ法によって行なうことができる。
層５全村着させる（工程（ｂ））。これは、常法に従っ
て、例えばＣＶＤ法によって行なうことができる。
工＠（ｃ）ＶＣ＞イーｃ、窓ＰＮ−Ｊｏｇ分ＫＰＮｍ合
を形成する。これは、窓の内部に適当な拡散不純物源、
例えばＰＳＧなどを導入するかもしくは不純物のイオン
注入を行なうなどして達成することができる。図中の４
は、Ｓｉ 基板１に不純物が拡散したことを示している
。一般的な熱処理の条件は、温度９００〜１２００℃、
そして時間３０秒以上である。この熱処理により、８Ｂ
Ｄ形成部會安定化することができる。また、この熱処理
は、ＰＮ接合形形成熱処理を兼ねるもの、ＰＮＭＩ合形
成の熱処理に引き続いて行なうものがめる。
を形成する。これは、窓の内部に適当な拡散不純物源、
例えばＰＳＧなどを導入するかもしくは不純物のイオン
注入を行なうなどして達成することができる。図中の４
は、Ｓｉ 基板１に不純物が拡散したことを示している
。一般的な熱処理の条件は、温度９００〜１２００℃、
そして時間３０秒以上である。この熱処理により、８Ｂ
Ｄ形成部會安定化することができる。また、この熱処理
は、ＰＮ接合形形成熱処理を兼ねるもの、ＰＮＭＩ合形
成の熱処理に引き続いて行なうものがめる。
工程Ｃ山において、（配線層） ｏｎ （８１基板）の
構造を有するＳＢＤ形成のための前段階として窓５ＢＤ
−２の部分の絶縁層２及びポリｓｉ 層３を除去する。
構造を有するＳＢＤ形成のための前段階として窓５ＢＤ
−２の部分の絶縁層２及びポリｓｉ 層３を除去する。
これは、先の工程（ａ）における窓開けと同様、ドライ
プロセスを利用することができる。
プロセスを利用することができる。
最後に、配線工程（ｅ）である。最初に、従来と同様に
して配線金属（ここではＳム全１πの量で含有するＡｔ
／８ｊ） ５ ’ｉ全面的に扱覆する。ここでは、マグ
ネトロンスパッタ装置全使用してＡｔ／Ｓｔ膜５を形成
した。次いで、Ａノ配線のパターニング、すなわち、Ａ
ｔ／ Ｓｔ膜５及びポリＳｉ層３のエツチングを行々う
。このようにして、工程（ｅ）に図示せるような断面を
もつ配線が得られる。図中、左から、ＰＮ接合、Ａｔ／
Ｓｌ ｏｎポリ８１層ｏｎ Ｓｉ基板（７）ＳＢＤ
、そしてＡ４／８１ ｏｎ８１基板のＳＢＤである。
して配線金属（ここではＳム全１πの量で含有するＡｔ
／８ｊ） ５ ’ｉ全面的に扱覆する。ここでは、マグ
ネトロンスパッタ装置全使用してＡｔ／Ｓｔ膜５を形成
した。次いで、Ａノ配線のパターニング、すなわち、Ａ
ｔ／ Ｓｔ膜５及びポリＳｉ層３のエツチングを行々う
。このようにして、工程（ｅ）に図示せるような断面を
もつ配線が得られる。図中、左から、ＰＮ接合、Ａｔ／
Ｓｌ ｏｎポリ８１層ｏｎ Ｓｉ基板（７）ＳＢＤ
、そしてＡ４／８１ ｏｎ８１基板のＳＢＤである。
この製造方法は、プロセスの安定性が良好な点において
注目に値する。
注目に値する。
第２図には、本発明に従い半導体を製造するためのもう
１つの好ましい方法が示されている。この方法も、基本
的１ｃは第１図の方法に同じでらるので、同じ構成成分
には同じ番号及び記号が付されている。
１つの好ましい方法が示されている。この方法も、基本
的１ｃは第１図の方法に同じでらるので、同じ構成成分
には同じ番号及び記号が付されている。
工程（ａ）において、８１基板１を酸化して絶縁層（Ｓ
ｉ０２）２を成長させ、次いで、ＰＮ−Ｊ、８ＢＤ−１
及び１９ＢＤ−２の窓開けを行なう。これらの窓には、
絶縁層２に残さないようにする。
ｉ０２）２を成長させ、次いで、ＰＮ−Ｊ、８ＢＤ−１
及び１９ＢＤ−２の窓開けを行なう。これらの窓には、
絶縁層２に残さないようにする。
工程（ｂ）において、窓開は後の８１基板１の上方にポ
リＳ１層３を全面的に形成する。
リＳ１層３を全面的に形成する。
工程（Ｃ）では窓ＰＮ−Ｊの部分にＰＮ接合を形成する
。これは、第１図の工程（Ｃ）と同様、不純物音Ｓ＋
基板１に拡散させることによって行なう。
。これは、第１図の工程（Ｃ）と同様、不純物音Ｓ＋
基板１に拡散させることによって行なう。
工程（ｄ）において、窓５ＢＤ−２の部分の絶縁層２及
びポリＳｉ層３をエツチングする。この場合のエツチン
グは、２段階で、すなわち、最初に粗仕上げの意味でド
ライエツチングを行なってほば最終寸法のところまでエ
ツチングをし、次いで、壮士げ面を出すため、若干（３
００Å以上）のつエツトエツチング會、例えば硝酸３０
％十フッ酸７０蟹溶液を使用して、行なう。このような
エツチング方法をとると、得られる８ＢＤの特性全安定
化することができる。
びポリＳｉ層３をエツチングする。この場合のエツチン
グは、２段階で、すなわち、最初に粗仕上げの意味でド
ライエツチングを行なってほば最終寸法のところまでエ
ツチングをし、次いで、壮士げ面を出すため、若干（３
００Å以上）のつエツトエツチング會、例えば硝酸３０
％十フッ酸７０蟹溶液を使用して、行なう。このような
エツチング方法をとると、得られる８ＢＤの特性全安定
化することができる。
最後に、Ａｔ配線のパターニング？行なう。ここでも、
第１図の工程（ｅ）と同様、Ａ４／５ｔ（８１１％）を
配線金属として利用した。得られた配線の構成も、第１
図の工程（ｅ）に同じでおる。この製造方法は、特に、
果ｆ＊麿の向上に寄与するところが大であるという点に
おいて注目に値する。
第１図の工程（ｅ）と同様、Ａ４／５ｔ（８１１％）を
配線金属として利用した。得られた配線の構成も、第１
図の工程（ｅ）に同じでおる。この製造方法は、特に、
果ｆ＊麿の向上に寄与するところが大であるという点に
おいて注目に値する。
（７）発明の効果
本発明に従うと、従来用いられてきたプロセス會そのま
ま使用することができるので、非常に容易にかつ簡単に
所望の、すなわち、バリアハイドを異にする複数個のＳ
ＢＤを有する半導体装置を製造することができる。さら
に、本発明に従うと、プロセスの安定性が良く、また、
集積度全高めることができる。
ま使用することができるので、非常に容易にかつ簡単に
所望の、すなわち、バリアハイドを異にする複数個のＳ
ＢＤを有する半導体装置を製造することができる。さら
に、本発明に従うと、プロセスの安定性が良く、また、
集積度全高めることができる。
第１図及び第２図は、それぞれ、本発明に従い半導体を
製造１−るための好ましい方法を順に追って断面で示し
たものである。 図中、１は８１基板、２は絶縁層、３はポリ別層、４は
不純物拡散域、５はｈｔｉｓｉ配線層、ＰＮ−ＪはＰＮ
接合形成部、そして８ＢＤ−１及び８ＢＤ−２は８ＢＤ
形成部でおる。 特許出願人 富士通株式会社 ％杵出願代理人 弁理士 實 木 朗 弁理士 西 舘 和 之 弁理士 内 １） 幸 男 弁理士 山 口 昭 之 第１図 第２図
製造１−るための好ましい方法を順に追って断面で示し
たものである。 図中、１は８１基板、２は絶縁層、３はポリ別層、４は
不純物拡散域、５はｈｔｉｓｉ配線層、ＰＮ−ＪはＰＮ
接合形成部、そして８ＢＤ−１及び８ＢＤ−２は８ＢＤ
形成部でおる。 特許出願人 富士通株式会社 ％杵出願代理人 弁理士 實 木 朗 弁理士 西 舘 和 之 弁理士 内 １） 幸 男 弁理士 山 口 昭 之 第１図 第２図
Claims (1)
- 【特許請求の範囲】 １、 パリアハイトヲ異にする最低２ｆｆｉ類のショッ
トキバリアダイオードを有する半導体装置を製造する方
法であって、前記ダイオードの形成時、金属電極配線層
と半導体基板との中間にポリシリコン層を介在させたも
のと介在させなかったものとを組み合わせて形成するこ
とｌｅｊ徴とする半導体装置の製造方法。 ２、金属電極配線層と半導体基板との中間にポリシリコ
ン層を介在させる場合、そのポリシリコン層に不純物を
ドープしたりドープしなかったりする、特許請求の範囲
第１槍に記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57109914A JPS592377A (ja) | 1982-06-28 | 1982-06-28 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57109914A JPS592377A (ja) | 1982-06-28 | 1982-06-28 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS592377A true JPS592377A (ja) | 1984-01-07 |
Family
ID=14522335
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57109914A Pending JPS592377A (ja) | 1982-06-28 | 1982-06-28 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS592377A (ja) |
-
1982
- 1982-06-28 JP JP57109914A patent/JPS592377A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4392150A (en) | MOS Integrated circuit having refractory metal or metal silicide interconnect layer | |
| JP2857006B2 (ja) | Ｍｏｓ集積回路上の自己整列珪化コバルト | |
| US4332839A (en) | Method for making integrated semiconductor circuit structure with formation of Ti or Ta silicide | |
| JPS6173370A (ja) | 半導体装置及びその製造方法 | |
| JPS61142739A (ja) | 半導体装置の製造方法 | |
| JPH01255264A (ja) | 半導体装置の製造方法 | |
| JPH03138934A (ja) | 異なる深さを有する窓のエッチング法 | |
| US4551907A (en) | Process for fabricating a semiconductor device | |
| JPS6056293B2 (ja) | 半導体集積回路装置の製造方法 | |
| USRE32207E (en) | Method for making integrated semiconductor circuit structure with formation of Ti or Ta silicide | |
| JPS62113421A (ja) | 半導体装置の製造方法 | |
| JPH0778814A (ja) | シリカ物によるローカル相互接続法 | |
| JPS61127124A (ja) | 半導体装置 | |
| US4216573A (en) | Three mask process for making field effect transistors | |
| JPS592377A (ja) | 半導体装置の製造方法 | |
| JPS6266679A (ja) | 半導体装置の製造方法 | |
| JPH0441510B2 (ja) | ||
| JPS5870567A (ja) | 半導体装置の製造方法 | |
| JPH02106971A (ja) | 半導体集積回路装置の製造方法 | |
| JPS61220468A (ja) | 半導体装置 | |
| JPS6068656A (ja) | 半導体装置の製造方法 | |
| JPH10125623A (ja) | 半導体装置の製造方法 | |
| JPH0479375A (ja) | 半導体装置およびその製造方法 | |
| JPS62143422A (ja) | 半導体装置の製造方法 | |
| JPS58106847A (ja) | 半導体装置の製造方法 |