JPS592377B2 - 半導体素子の製造方法 - Google Patents
半導体素子の製造方法Info
- Publication number
- JPS592377B2 JPS592377B2 JP9291278A JP9291278A JPS592377B2 JP S592377 B2 JPS592377 B2 JP S592377B2 JP 9291278 A JP9291278 A JP 9291278A JP 9291278 A JP9291278 A JP 9291278A JP S592377 B2 JPS592377 B2 JP S592377B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- polycrystalline silicon
- oxide film
- silicon oxide
- silicon film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
Description
【発明の詳細な説明】
本発明は半導体素子の製造方法、特に単結晶シリコン基
板上の酸化シリコン膜の膜厚の少なくとも２倍以上の酸
化シリコン膜をシリコン基板と多結晶シリコン膜との同
時酸化により多結晶シリコン膜表面に生成させる半導体
素子の製造方法に関するものである。
板上の酸化シリコン膜の膜厚の少なくとも２倍以上の酸
化シリコン膜をシリコン基板と多結晶シリコン膜との同
時酸化により多結晶シリコン膜表面に生成させる半導体
素子の製造方法に関するものである。
一般に多結晶シリコン膜を有するシリコンゲートモス集
積回路の製造方式は、自己整合型の製造方式であり、高
集積密度モス集積回路の製造方法として広く実用化され
ている。
積回路の製造方式は、自己整合型の製造方式であり、高
集積密度モス集積回路の製造方法として広く実用化され
ている。
さらに、一定面積内の半導体素子数を向上させ、集積密
度を一層向上させる方法としては、多結晶シリコン膜を
二層構造とする二層多結晶シリコン膜製造のモス集積回
路が知られている。このような構造の半導体素子は、ダ
イナミックメモリ用のメモリ素子として用いられている
。第１図はこのようなメモリ素子の断面構造を示したも
のである。同図において、このメモリ素子は、シリコン
基板１と、熱酸化による酸化シリコン膜２と、第一層目
の多結晶シリコン膜３と、シリコン基板１上の第２トラ
ンジスタ用酸化シリコン膜４と、第一層多結晶シリコン
膜３と第二層多結晶シリコン膜５とを絶縁分離するため
の酸化シリコン膜４とから構成されている。このように
構成された半導体素子において、第一層の多結晶シリコ
ン膜３と第二層多結晶シリコン膜５とを絶縁分離するた
めの酸化シ、リコン膜４は、通常第一層多結晶シリコン
膜３の熱酸化によつて生成され、このとき同時にシリコ
ン基板１上にも所定の膜厚の酸化シリコン膜４が生成さ
れる。そして、この酸化シリコン膜４の膜はトランジス
タの動作を規定するしきい値電圧と直接的に関連するた
め、一定の膜厚内に抑えることが必要である。一方、酸
化シリコン膜４の特性上、つまり第一層多結晶シリコン
膜３と第二層多結晶シリコン膜５との絶縁分離膜として
用いるため、出来るだけ膜厚が厚い方が好ましく、また
、回路全体の特性向上の点からも好ましい。ところが、
この酸化シリコン膜４は、第一層多結晶シリコン膜３の
酸化工程によつてシリコン基板１上にも同時に生成され
るため、従来の酸化方法では、シリコン基板１上の酸化
シリコン膜４と多結晶シリコン膜３上に成長する酸化シ
リコン膜４との膜厚比がほぼ１．５〜１．７程度であり
、この膜厚比を２倍以上に形成することは極めて困難で
あつた。特に多結晶シリコン膜３に高濃度に不純物が拡
散されている場合は、この膜３を高温度で長時間酸化処
理すると、多結晶シリコン膜３の膜表面が著しく荒れ、
層間の耐電圧特性の低下による不良発生および信頼性の
低下などの原因となつていた。したがつて、本発明の目
的は、上記の欠点を除去するためになされたものであり
、予め多結晶シリコン膜の表面近傍に膜中より高濃度の
不純物を注入しておき、高圧酸化性雰囲気中で単結晶シ
リコン基板と同時に比較的低温度で熱酸化することによ
つて単結晶シリコン基板表面に成長する酸化シリコン膜
の膜厚より厚い酸化シリコン膜を多結晶シリコン膜表面
に生成させるようにした半導体素子の製造方法を提供す
ることにある。
度を一層向上させる方法としては、多結晶シリコン膜を
二層構造とする二層多結晶シリコン膜製造のモス集積回
路が知られている。このような構造の半導体素子は、ダ
イナミックメモリ用のメモリ素子として用いられている
。第１図はこのようなメモリ素子の断面構造を示したも
のである。同図において、このメモリ素子は、シリコン
基板１と、熱酸化による酸化シリコン膜２と、第一層目
の多結晶シリコン膜３と、シリコン基板１上の第２トラ
ンジスタ用酸化シリコン膜４と、第一層多結晶シリコン
膜３と第二層多結晶シリコン膜５とを絶縁分離するため
の酸化シリコン膜４とから構成されている。このように
構成された半導体素子において、第一層の多結晶シリコ
ン膜３と第二層多結晶シリコン膜５とを絶縁分離するた
めの酸化シ、リコン膜４は、通常第一層多結晶シリコン
膜３の熱酸化によつて生成され、このとき同時にシリコ
ン基板１上にも所定の膜厚の酸化シリコン膜４が生成さ
れる。そして、この酸化シリコン膜４の膜はトランジス
タの動作を規定するしきい値電圧と直接的に関連するた
め、一定の膜厚内に抑えることが必要である。一方、酸
化シリコン膜４の特性上、つまり第一層多結晶シリコン
膜３と第二層多結晶シリコン膜５との絶縁分離膜として
用いるため、出来るだけ膜厚が厚い方が好ましく、また
、回路全体の特性向上の点からも好ましい。ところが、
この酸化シリコン膜４は、第一層多結晶シリコン膜３の
酸化工程によつてシリコン基板１上にも同時に生成され
るため、従来の酸化方法では、シリコン基板１上の酸化
シリコン膜４と多結晶シリコン膜３上に成長する酸化シ
リコン膜４との膜厚比がほぼ１．５〜１．７程度であり
、この膜厚比を２倍以上に形成することは極めて困難で
あつた。特に多結晶シリコン膜３に高濃度に不純物が拡
散されている場合は、この膜３を高温度で長時間酸化処
理すると、多結晶シリコン膜３の膜表面が著しく荒れ、
層間の耐電圧特性の低下による不良発生および信頼性の
低下などの原因となつていた。したがつて、本発明の目
的は、上記の欠点を除去するためになされたものであり
、予め多結晶シリコン膜の表面近傍に膜中より高濃度の
不純物を注入しておき、高圧酸化性雰囲気中で単結晶シ
リコン基板と同時に比較的低温度で熱酸化することによ
つて単結晶シリコン基板表面に成長する酸化シリコン膜
の膜厚より厚い酸化シリコン膜を多結晶シリコン膜表面
に生成させるようにした半導体素子の製造方法を提供す
ることにある。
以下図面を用いて本発明による半導体素子の製造方法に
ついて詳細に説明する。第２図ａ−ｄは本発明による半
導体素子の製造方法の一実施例を説明するための要部断
面工程図である。
ついて詳細に説明する。第２図ａ−ｄは本発明による半
導体素子の製造方法の一実施例を説明するための要部断
面工程図である。
これらの図において、まず同図ａに示すようにシリコン
基板１の酸化シリコン膜２上面には、所定の膜厚を有す
る多結晶シリコン膜３が形成され、この多結晶シリコン
膜３内には、所定の濃度を有する不純物が含まれている
。このような構造において、この多結晶シリコン膜３の
表面近傍に例えばこの膜３内に含まれている不純物と同
種類の不純物を高濃度に注入し、高濃度不純物拡散層６
を形成する。この場合、この拡散層６の形成には、例え
ばイオン注入法が用いられる。次に同図ｂに示すように
公知の写真製版技術により多結晶シリコン膜３、拡散層
６のノぐターニングを行なう。この工程は、例えば四弗
化炭素を用いたガスプラズマを用いたプラズマエツチン
グ法が用いられる。次いで同図ｃに示すように弗酸溶液
を用いた湿式エツチング法あるいはガスプラズマを用い
た選択エツチング法によりシリコン基板１上の酸化シリ
コン膜２の一部を除去し、シリコン基板１の一部分を露
出させる。このような構造のものを例えば酸化温度８０
０℃，Ｈ２／０２雰囲気圧４．５ｋｇ／ＣＴｉｌの高圧
酸化性雰囲気中に所定の時間浸漬して同図ｄに示すよう
にシリコン基板１の表面１ａに例えば膜厚１０００への
酸化シリコン膜７を成長させると、例えば高濃度不純物
拡散層６の比抵抗が２０Ω／口程度の場合には、多結晶
シリコン膜３上に約３５００人と約３．５倍の膜厚を有
する酸化シリコン膜７が形成される。さらに高濃度不純
物拡散層６の比抵抗に換算して１０Ω／口程度の場合に
は、同一高圧酸化条件下では約５倍程度の膜厚の酸化シ
リコン膜７が多結晶シリコン膜３上に形成される。また
、同一酸化圧力、例えば４．５Ｋｇ／ｄ下でこの酸下膜
厚比を大きくするためには、酸化温度を例えば８００℃
から７００℃に下げれば良く、また酸化温度を７００℃
に固定した場合には酸化圧力を大きくすれば良い。この
ように高圧酸化において、酸化温度、多結晶シリコン膜
３表面の高濃度不純物層の不純物濃度を適当に組み合わ
せることにより、容易にシリコン基板１上に酸化シリコ
ン膜７の膜厚の２倍以上の酸化シリコン膜７を多結晶シ
リコン膜３上に形成することができる。第３図ａ−ｄは
本発明による半導体素子の製造方法の他の実施例を説明
するための要部断面工程図である。
基板１の酸化シリコン膜２上面には、所定の膜厚を有す
る多結晶シリコン膜３が形成され、この多結晶シリコン
膜３内には、所定の濃度を有する不純物が含まれている
。このような構造において、この多結晶シリコン膜３の
表面近傍に例えばこの膜３内に含まれている不純物と同
種類の不純物を高濃度に注入し、高濃度不純物拡散層６
を形成する。この場合、この拡散層６の形成には、例え
ばイオン注入法が用いられる。次に同図ｂに示すように
公知の写真製版技術により多結晶シリコン膜３、拡散層
６のノぐターニングを行なう。この工程は、例えば四弗
化炭素を用いたガスプラズマを用いたプラズマエツチン
グ法が用いられる。次いで同図ｃに示すように弗酸溶液
を用いた湿式エツチング法あるいはガスプラズマを用い
た選択エツチング法によりシリコン基板１上の酸化シリ
コン膜２の一部を除去し、シリコン基板１の一部分を露
出させる。このような構造のものを例えば酸化温度８０
０℃，Ｈ２／０２雰囲気圧４．５ｋｇ／ＣＴｉｌの高圧
酸化性雰囲気中に所定の時間浸漬して同図ｄに示すよう
にシリコン基板１の表面１ａに例えば膜厚１０００への
酸化シリコン膜７を成長させると、例えば高濃度不純物
拡散層６の比抵抗が２０Ω／口程度の場合には、多結晶
シリコン膜３上に約３５００人と約３．５倍の膜厚を有
する酸化シリコン膜７が形成される。さらに高濃度不純
物拡散層６の比抵抗に換算して１０Ω／口程度の場合に
は、同一高圧酸化条件下では約５倍程度の膜厚の酸化シ
リコン膜７が多結晶シリコン膜３上に形成される。また
、同一酸化圧力、例えば４．５Ｋｇ／ｄ下でこの酸下膜
厚比を大きくするためには、酸化温度を例えば８００℃
から７００℃に下げれば良く、また酸化温度を７００℃
に固定した場合には酸化圧力を大きくすれば良い。この
ように高圧酸化において、酸化温度、多結晶シリコン膜
３表面の高濃度不純物層の不純物濃度を適当に組み合わ
せることにより、容易にシリコン基板１上に酸化シリコ
ン膜７の膜厚の２倍以上の酸化シリコン膜７を多結晶シ
リコン膜３上に形成することができる。第３図ａ−ｄは
本発明による半導体素子の製造方法の他の実施例を説明
するための要部断面工程図である。
これらの図において、まず、同図ａに示すようにシリコ
ン基板１の酸化シリコン膜２上面には、所定の膜厚を有
する多結晶シリコン膜３が形成され、この多結晶シリコ
ン膜３内には所定の濃度を有する不純物が含まれている
。次に同図ｂに示すように公知の写真製版技術により多
結晶シリコン膜３のパターニングを行なう。次いで同図
ｃに示すようにイオン注入法などの不純物注入法によつ
て上記パターニングされた多結晶シリコン膜３の表面に
高濃度不純物拡散層６を形成する。このとき、同図ｃに
示されているように酸化シリコン膜２の表面層にも不純
物が拡散されて膜表面に高濃度不純物拡散層６が形成さ
れる。この場合、多結晶シリコン膜３の上記エツチング
の側面３ａにも酸化シリコン膜２の表面２ａと同時に同
様の高濃度不純物拡散層６が形成される。次いで酸化シ
リコン膜２上の拡散層６は、同図ｄに示すように上記選
択エツチング法により除去し、シリコン基板１の一部分
を露出させる。このような構造のものを上記実施例で説
明した酸化温度、酸化圧力による高圧酸化および多結晶
シリコン膜３表面の高濃度不純物層の不純物濃度を適当
に組み合わせることによつて、図示しないが、第２図ｄ
に示したものとほぼ同様にシリコン基板１上に酸化シリ
コン膜７の膜厚の２倍以上の酸化シリコン膜７を多結晶
シリコン膜３上に形成することができる。以上説明した
ように本発明による半導体素子の製造方法によれば、シ
リコン基板上に形成される酸化シリコン膜の膜厚の２倍
以上の酸化シリコン膜を多結晶シリコン膜上に容易に形
成できるため、半導体素子、集積回路の諸特性および信
頼性を大幅に向上させることができる極めて優れた効果
が得られる。
ン基板１の酸化シリコン膜２上面には、所定の膜厚を有
する多結晶シリコン膜３が形成され、この多結晶シリコ
ン膜３内には所定の濃度を有する不純物が含まれている
。次に同図ｂに示すように公知の写真製版技術により多
結晶シリコン膜３のパターニングを行なう。次いで同図
ｃに示すようにイオン注入法などの不純物注入法によつ
て上記パターニングされた多結晶シリコン膜３の表面に
高濃度不純物拡散層６を形成する。このとき、同図ｃに
示されているように酸化シリコン膜２の表面層にも不純
物が拡散されて膜表面に高濃度不純物拡散層６が形成さ
れる。この場合、多結晶シリコン膜３の上記エツチング
の側面３ａにも酸化シリコン膜２の表面２ａと同時に同
様の高濃度不純物拡散層６が形成される。次いで酸化シ
リコン膜２上の拡散層６は、同図ｄに示すように上記選
択エツチング法により除去し、シリコン基板１の一部分
を露出させる。このような構造のものを上記実施例で説
明した酸化温度、酸化圧力による高圧酸化および多結晶
シリコン膜３表面の高濃度不純物層の不純物濃度を適当
に組み合わせることによつて、図示しないが、第２図ｄ
に示したものとほぼ同様にシリコン基板１上に酸化シリ
コン膜７の膜厚の２倍以上の酸化シリコン膜７を多結晶
シリコン膜３上に形成することができる。以上説明した
ように本発明による半導体素子の製造方法によれば、シ
リコン基板上に形成される酸化シリコン膜の膜厚の２倍
以上の酸化シリコン膜を多結晶シリコン膜上に容易に形
成できるため、半導体素子、集積回路の諸特性および信
頼性を大幅に向上させることができる極めて優れた効果
が得られる。
第１図は従来の半導体素子の一例を示す要部断面図、第
２図ａ−ｄは本発明による半導体素子の製造方法の一実
施例を説明するための要部断面工程図、第３図ａ−ｄは
本発明による半導体素子の製造方法の他の実施例を説明
するための要部断面工程図である。 １・・・・・・シリコン基板、１ａ・・−・・表面、２
・・・・・・酸化シリコン膜、２ａ・・・・・・表面、
３・・・・・・第一層多結晶シリコン膜、３ａ・・・・
・・側面、４・・・・・・酸化シリコン膜、５・・・・
・・第二層多結晶シリコン膜、６・・・・・・高濃度不
純物拡散層、７・・・・・・酸化シリコン膜。
２図ａ−ｄは本発明による半導体素子の製造方法の一実
施例を説明するための要部断面工程図、第３図ａ−ｄは
本発明による半導体素子の製造方法の他の実施例を説明
するための要部断面工程図である。 １・・・・・・シリコン基板、１ａ・・−・・表面、２
・・・・・・酸化シリコン膜、２ａ・・・・・・表面、
３・・・・・・第一層多結晶シリコン膜、３ａ・・・・
・・側面、４・・・・・・酸化シリコン膜、５・・・・
・・第二層多結晶シリコン膜、６・・・・・・高濃度不
純物拡散層、７・・・・・・酸化シリコン膜。
Claims (1)
- １ 所定の不純物濃度を含有した多結晶シリコン膜表面
の一定距離内に不純物注入法により局所的に該膜中の不
純物濃度より高濃度の不純物拡散層を形成する工程と、
前記表面部に高濃度不純物拡散層を有する多結晶シリコ
ン膜と同一基板内に単結晶シリコン基板表面を露出させ
る工程と、前記単結晶シリコン基板表面と前記表面部に
高濃度不純物拡散層を形成した多結晶シリコン膜とを少
なくとも大気圧より高い高圧酸化性雰囲気中で酸化して
前記単結晶シリコン基板表面に成長する酸化シリコン膜
の膜厚より十分厚い酸化シリコン膜を前記多結晶シリコ
ン膜表面に生成する工程とからなることを特徴とする半
導体素子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9291278A JPS592377B2 (ja) | 1978-07-28 | 1978-07-28 | 半導体素子の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9291278A JPS592377B2 (ja) | 1978-07-28 | 1978-07-28 | 半導体素子の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5519874A JPS5519874A (en) | 1980-02-12 |
| JPS592377B2 true JPS592377B2 (ja) | 1984-01-18 |
Family
ID=14067684
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9291278A Expired JPS592377B2 (ja) | 1978-07-28 | 1978-07-28 | 半導体素子の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS592377B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61137346A (ja) * | 1984-12-10 | 1986-06-25 | Nec Corp | 半導体装置の製造方法 |
-
1978
- 1978-07-28 JP JP9291278A patent/JPS592377B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5519874A (en) | 1980-02-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0423422B2 (ja) | ||
| JPS58220445A (ja) | 半導体集積回路の製造方法 | |
| JPH06163532A (ja) | 半導体素子分離方法 | |
| JPS592377B2 (ja) | 半導体素子の製造方法 | |
| JPS5922342A (ja) | 半導体装置の製造方法 | |
| JPS5856436A (ja) | 半導体装置の製造方法 | |
| JPH10308448A (ja) | 半導体デバイスの隔離膜及びその形成方法 | |
| JPH0128507B2 (ja) | ||
| JP2858510B2 (ja) | 半導体装置の製造方法 | |
| JPH02267963A (ja) | 半導体記憶装置の製造方法 | |
| JPH06275633A (ja) | バイポーラ型半導体装置およびその製造方法 | |
| JPH0778833A (ja) | バイポーラトランジスタとその製造方法 | |
| JPS6117144B2 (ja) | ||
| JPH05326497A (ja) | 半導体装置の製造方法 | |
| JPH0252859B2 (ja) | ||
| JPS6237541B2 (ja) | ||
| JP2556155B2 (ja) | 半導体装置の製造方法 | |
| JPH0240921A (ja) | バイポーラトランジスタの製造方法 | |
| JPH0352221B2 (ja) | ||
| JPS58119668A (ja) | 半導体集積回路装置の製造方法 | |
| JPS6154256B2 (ja) | ||
| JPS58130555A (ja) | 半導体装置 | |
| JPS6255305B2 (ja) | ||
| JPH0235458B2 (ja) | ||
| JPH05867B2 (ja) |