JPS5925248A - 半導体装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は半導体装置に関し、特に好甘しくは超小形半導
体装置の構造に関するものである。

従来の半導体技術に於いては、半導体装置の高周波ｌＰ
￥性を向上させる目的で、寄生容量成分を減するために
接合面積を縮少し、寄生抵抗成分を減するために接合部
と電極部「ト目のｊ市＋ｌ＋Ｉｎを縮める努力が払われ
てきた。しかるに従来技術では、各々のパターン加エイ
′々度からき壕る最少間隔の他に、各々のパターン間を
相対的に合わせるだめにパターン間にある距＋１ｉｆｉ
を必要とし、為に接合面積も接合−電極間の距離も共に
加工精度できする最小単位より犬きくならさるを得なか
った。

本発明の目的は微小接合面積を有する超小形半導体装置
を可能ならしめる新規な構造を袂供することにある。

本発明は、半導体基板の一表面に設けられた第１の絶縁
物被膜と、該第１の絶縁物破１漠に設けられた開口部と
、該開口部内の前記半導１体基板部分に位１）１″する
第１および第２の半２Ｎ１体領域と、該第１および第２
の半導体領域のそれぞれの第１および第２のコンタクト
部に接続せる半２＃１体層とを有し、前記第１および第
２のコンタクト部間の間隔は該半導体層の酸化物からな
る第２の絶カシコ物被膜で定められている半導体装置で
ある。このように第１および第２のコンタクト部の間隔
が半導体層の酸化物からなる第２の絶縁物被膜で定めら
れている１・ｊｑ造は両コンタクトの位揃゛定めと半導
体層の形状決定が同時にｎ」能であることをＭ、１１１
モし、こｔｌによりｊ＋％＋小型の半導体素子が実現で
き、かつ製造が容易のものとなる。

本発明の原理は、第１図Ａ、１３に示す如く、開口を肩
する１攻化破膜２で覆われた一導４１形の半導体基板１
の表面に多結晶シリコン薄膜３を接渦し、選択的酸化処
理によりシリコン酸化物４で分所１された多結晶シリコ
ン？１℃極配線Ｉｌ’ｉ’ｉ５．６を形成し、しかるの
ち所望の電極部分５を；ｒ！ｉ　Ｌ、て逆導′ｄも形の
不純物原子を半導体基板内に導入し７てＰ　Ｎ接合７を
形成することにある。これによりＰ　Ｎ　接合７及び各
々Ｎ形、Ｐ影領域に対する電物配紳５，６の王者が自動
的に最小の距離を採って相り・Ｊ的に配置１ｑ。

されるので、本質的に極めて微小な半導体装置をイυる
ことができる。

次に本発明をより良く理解するために実施例をあげて説
明する。第２図Ａ−Ｊに本発明の好ましい実施例として
バイポーラトランジスタの製造に本発明を適用した例を
示す。Ｎ形シリコン基板１１を熱酸化してシリコン１′
１り化被膜１２を生成し、所望部分に基板表面に達する
開口部１３を設ける（第２図Ａ）。次にシリコン酸化膜
１２及び開口部１３により霧出された基板イ（面の全面
にわたって０５ミクロン厚のシリコン薄膜［４を気相反
応により生成被着させ（第２１’ＫＩ　Ｂ　）、　シリ
コン薄膜１４全通して１・ｌｌｌ］素原子を熱拡散法に
より半導体基板１１内に導入する。この際にはシリコン
酸化波膜１２が硼素原子に対してマスク作用を翁するだ
め、硼素原子は、シリコン河１１？、＼１４の全体及び
、半導体基板の開口部１３に対応する部分領域にのみ導
入され、Ｐ形ペース領域１５が形成される（第２図Ｃ）
。次にシリコン薄膜１４の表面に０２ミクｒ１ン厚のシ
リコン窒化膜１６を気相反応により生成被着させ（第２
しＩＤ）、ホトレジス）・を用いて将来の看〕、（ケ配
ρ１１路となるべき部分の上を除く他のすべてのシリコ
ン蒙化膜部分を除去する（第２図Ｅ）。

シリコン窒化膜の述択除去にはフレオンのガスプラズマ
反応を用いるのが好適である。次に熱酸化処理によりシ
リコン薄ｊ漠をシリコン酸化′吻１７に変換する。この
際に、シリコン窒化膜のマスク作用によりシリコン窒化
膜１６．１６’で覆われた部分は酸化を受けずシリコン
薄膜の寸＼で残存し、かつ側面がｊ′（変化物に変換さ
れることにより互に分路（された電（グ配線路１４．１
４’が形成される（第２図Ｆ）。次いで将来のエミッタ
電（−足配線路に対応する部分のシリコン薄膜１４′を
覆うシリコン蒙化膜部分１６′のみを選択的に除去し、
熱拡散法により１噴原子を導入する。この際には、シリ
コン酸化被１１１￥！　１２　、１７及びシリコン窒化
膜１６が燐原子に対してマスク作用を有するだめ、燐原
子はシリコン窒化膜を除去されたシリコン逆膜部分１４
′及びシリコン簿膜部分１４′が半２４体基板に接着す
る部分の半導体基板領域部分に導入され、先に導入した
（１１ｊｌｌ素よりも燐の巴′場度を高く保つことによ
りＮ形に変換されたエミッタ領域１８及びエミッタ領域
にオーム接続するエミッタ電極配線路１４′を得る（第
２図Ｇ）。次に残存するシリコン窒化膜をすべて除去し
たのち町び酸化処理をおこないシリコン薄膜１４．１４
’の表面にシリコン酸フヒ膜１７′を生成しく第２図工
（）、所望部分のシリコン酸化膜に開口１９を設け（第
２図工）、外部接続のだめの金属電極２０を設置して（
第２図Ｊ）、バイポーラ形Ｎ１）Ｎ）ランジスタを完成
する。なお、第２図Ａ−Ｃの］二程においてシリコン性
ケ膜１４を設ける前にペース領域１５を拡散寸たはイオ
ン打込で形成しその後Ｐ形不純物をドープしたシリコン
薄ｊ漠１４を刺着せしめてもよい。

次に第３図Ａ〜１−１を参照して本発明の他の好ましい
実施例としてＩＩ　ＯＳ形トランジスタの製造に本発明
を適用した例を説明する。

Ｎ形半導体基板２１を熱酸化して所望部分に半導体基板
に要する開口２３を設ける（第３図Ａ）。

次いで０５５ミフロンＪ−１のシリコン薄膜２４及び０
２ミクロン厚のシリコン窒化膜２６を気相反応により順
次生成する（第３図Ｂ）。次に将来の電極配線路に対応
する部分上を除く他のシリコン窒化膜部分を除去して熱
酸化処理をおこない、シリコン薄膜を選択的にシリコン
酸化物２７に変換することにより互に分離された電極配
線路２４，２４．’を形成する（第３図Ｃ）。次いで残
存するシリコン窒化膜２６を完全に除去したのち熱拡散
法によりｆｉｌｌｌｌ素原子を導入する。この際に、ｌ
１ｌＩｌｌ素原子はシリコン酸化物２７及びシリコン酸
化膜ｉ１’（２ｔ＞のマスク作用により、シリコン裾膜
かもなる４１．Ｈ配糾１路２４，２４’及びこれらが半
導体基板に接着する部分の半導体領域２５．２５’のみ
に導入され、Ｐ形のソース、ドレイン領域２５．２５’
を形成する（第３図Ｄ）。次に電、極線線路２４．２４
’ではさせれた部分のシリコン酸化物２７を選択的に除
去して半導体基板を露出する開口２８を設け（第３図Ｅ
　、　Ｅ’　）、　ｊ、かるのら熱酸化処理によって開
口部２８に対応する基板表面に所望の厚さのシリコン酸
化膜２７′を生成する。この際にはシリコン薄膜からな
る電極配線路２４．２４’も同時に熱酸化処理を受けて
表面にシリコン酸化物２７″を生ずる（第３図Ｆ）。次
に電極配線路を覆うシリコン酸化物“の所望部分に開口
２９を設け（第３図Ｇ）、外部接わ【、のための’ｔｒ
ｉ　Ｊ、介３０．３０’及びゲート’ｒｉう１１イｖ、
３１を設りて（第３図１１）、Ｐチャンネルｈ＋　ｏ　
ｓ形トランジスタ３２を完成する。

図面でｒ」、−個のへ１０８形トランジスク３２のみを
示しであるか、複数個のこのよりなトランジスタ３２を
［【］ｊ−の半導体基板２１に同時に形成し、ＭＯ８形
集Ｕｉ回路を＋ｊ：；成してもよいことは勿論である。

址だ、その場合、電極配線路２４．２＝１’を一層目の
線断！とじて用い、電極３０．３０’を二層目の配線と
して用いることもできる。あるいは、少なくとも寄生ム
・１０Ｓ効果を生ずるおそれのある素子間配線は′ｌｌ
ｆ、極３０，３０’を用い、その下の酸化膜２７を２２
とともに所謂フィールド・オキサイドとして用いるよう
にしでもよい。

次に第４図Ａ　−Ｆを参照して、本発明のさらに他の実
施例として半導体集積回路におけるバイポーラ・トラン
ジスタの製造に本発明を適用した例を新、明する。

捷ず、Ｐ形半導体基体４１内にＮ形コレクタ領域４３を
設は基体表面を覆う酸化被膜４２にあけた窓を介してこ
のコレクタ領域４３に接するシリコン薄膜４４を基１木
上に破着せしめる（第４１’ＮＡ）。

このイ１り成をイ÷ｌるためには、先の実施例において
第２図ＩＡから第２図Ｃの工程について説明しだのと同
様の方法、すなわちシリコン薄膜４４を予め設けそのう
ち敏化被１１！　４２の窓を介して基板４１に接した部
分からＮ形不純物をＡ（、板４１内に導入してコレクタ
領域４３を形成する方法に依ってもよく、あるいは酸化
被膜４２の窓を通して予め基板４１に不純物の気相拡散
またはイオン打込管によってコレクタ領域４３を形成し
次いでこの領域４３に接するようにＮ形不純物をドープ
した、寸たは不純物をドープしないシリコン薄１ｕ４４
４を被膜させてもよい。次に、シリコン渇）換４４の表
面のうち、少乃−くともコレクタ電極配線路と他の１ｈ
、極線線路との間を絶縁する領（我４７′となるべき部
分を除いて窒化ゾリュフン膜４６．４６’で（ゑい、こ
の窒化シリコン膜４６．４６’をマスクとして熱酸化ま
たは陽極酸化によシシリコン？Ｉ／７＋１へ４４のうち
露出した部分を握さ全体にわたって酸化シリコン膜４７
．４７’に変換する（第４図ＩＪ　）。なお、ここでは
シリコン薄膜のうち素子周縁外の部分４７をも酸化して
いるが、この部分４７け窒化シリコン４６．４６’でマ
スクしておき、第二回目の酸化工程（４１４図１）　）
のときに露出させて１波化してもよい。本例では、第４
図Ｂに示すように第一回目の酸化工程によって他の電極
配線路４４′と絶縁されたコレクタ′Ｉｌｉ’、’Ｊｄ
ｙ配線路４４が形成される。

次にコレクタ電極配線路４４の表面を１来り窒化シリコ
ンはその゛ま＼にして他の窒化シリコン４６′を除去し
、露出した他の電極配線路４４′を介してＰ形不純物を
コレクタ領域４３中に導入しＰ形ペース領域４５を形成
する（　ｉ刊４１ＺＩ　に　）。その俵、ｔ′ＸＢ　Ｉ
＃り化したシリコンＹ専膜の表面のうち、少なくともベ
ース電極配線路とエミッタ１（Ｌ極線線路との間を絶縁
する領域４７″となるべき部分は露出するように、かつ
少なくともコレクタ、ベース、エミッタ電極配イ′４−
路４／１．４４’、４４″は康うように窒化シリコン膜
４６．４６″を設け（その一部４ｂばすでに存在してい
たものをその才＼用いてもよい）二回目の酸化処理を行
ない、鯖出しだシリコン薄膜の厚さ全体を、酸化シリコ
ン膜４７″に変換する（第４図Ｄ）。この結果、互に絶
縁されたベース、エミッタ配線路４４　’、　４．４″
が形成される。次いでエミッタ配線路４４“の表面を露
出させ、Ｎ形不純物をエミッタ配線路４４“を経てベー
ス領域４５中に導入してＮ形エミッタ配線路４４″を経
てベース領域４５中に導入してＮ形エミッタ領域４８を
形成する（第４図Ｅ）。最初に設けたシリコン薄膜（第
４図Ａにおける４４）が年刊（物添加されていないもの
である場合、壕だけコレクタ・コンタクトを確実にした
い場合等には、エミッタ配線路４４″だけでなくコレク
タ配線路４４の表面をも屈出させ、両者を経てＮ形不純
物を導入して、エミッタ領域４８の形成と同時にコレク
タ領域４３内にＮ　領域４９を形成する（第４図１Ｄ′
　）。次いで各１５゛１極配馴臭路４４．４４’。

４４′を酸化による酸化シリコン１１り４７“′捷たは
気相成長等による絶縁物膜で覆い、必要な部分には窓を
あけてＪＪ苦の）１ζ己＋Ｖｉ′Ｉｔたはボンディング
バソド５０を接続する（第４図１・゛）。かくしてＮ　
１）　Ｎ形バイポーラ・トランジスタ５２が形成きれ、
このトランジスタ５２は基板４１どコレクタ領域４３と
の間のＰＮ接合によって、基板４１内に設けられノこ他
の累子たとえば５２と同様のトランジスタから絶縁され
る。

以上実施例につき説明したが、本発明の主要部分ｔよシ
リコン薄１．１λを選択的に酸化して互に分離された電
（全配線路を形成し、しかるのち電イ徹配線路をｊｍじ
て、″ｆｌｔ極配紳極線接続されている半導体基板領域
に不純物原子を列、入することにあり、本発明の効果は
、ＰＮ接合及びＩ）　Ｎ接合を境界面とするニクの半導
体領域からそれぞれとＤ　１１．１される電極の三者の
相対性１ｆ゛４．’がいわゆる「目合せ操作」を経るこ
となく自１ｉｉｊ的に決する点にある。

従ってこの発）ｙ」の技術的範囲にＪ、」皿内し１ゾ腸
（ｒ、例に限定されるものではなく、この発明の４Ｍ　
Ｎｌｌ　ｔｆ特ｄ′Ｆ請求のｆｎｉｉ、囲に示す全ての
装置１ｑと！！、、ｇ造方θ、に及ぶ。

【図面の簡単な説明】

第１図Ａ　、　Ｊ３は本発明の原工甲を１況明するだめ
の、製造過程に於けるＳ箇所面図。 第２図Ａ−Ｊは本発明の一実施例による製造方法の各工
程における装置断面図。 第３図Ａ　−１−１は本発明の他の実施例による製造方
法の各工程における装置断面図で第３図ＪＥ／は第３図
Ｅに対応する装置平面図である。 第４図Ａ　−，１”は本発明のさらに他の実施例の各工
程における断面図である。 図中、１，１１，２１．４１・・四半導体基板、２．１
２，２２．４２・・団・酸化被膜、３，１４゜２４．４
４・・・・・・シリコン薄膜、４　、１．７　、２７　
。 ４７・・・・・・酸化シリコン膜である。 ゝ〜） ／ 第　／Ｉｌ￥］ 茅３（２３ Ｊ４ 第４図 手続補正書（方式） ５８．９．−９ 昭和　　年　　月　　日 １−１に′「ｊ）長官　殴 １、事１°Ｉ−の表示　　　昭和５８年　′時Ｒ′「　
　願第’７１２１６号２、発明の名称　　半導体装置 ３．７山ｉｔ−を−１−る者 “ＰＪ’ｌとの関係　　　　　　　出　願　人東卓都ｉ
巷区芝１１１丁口３３番１号 （４２３）　　　日本電気株式会社 代表−？　関本忠弘 ４、代理人 ＆　補正命令の日付　　昭和５８年８月３０日（発送日
）６、補正のＳ’Ｊ象　　　　明細書の発明の詳細な説
明の欄および図面の簡単な説明の梱ならびに図面 （１’）明細ｉｔ−第−７頂、１６行目の記載「（第３
図Ｅ。 ］！ｉ　）Ｊｆ：「Ｃ第３図Ｅ、工）」と訂正いたしオ
す。 （２）明細書第１］頁、１９行目の記載「（第４図Ｅ′
）」を「第４図ＧＪと訂正いたしオす。 （８）明細書第１３頁、７行目記載「Ｅ′」全ｒＩＪと
訂正いたしオす。 （４）明細■第１３貝、９行目の記載［Ａ−ＦＪを「Ａ
−ＧＪと訂正いたします。 （５）第３図を添付図のとお漫に訂正い／こします。　
１０（Ｏ）第４図全添付図のとおりに訂正いたし１す。 ｌ　添付■類 第３図および第４図　　　　各１通 第３回 箒４別 ４４′

Claims (1)

【特許請求の範囲】
1. 半２Ｎ１体基板の一主表面に設けられた第１の絶縁物被
   膜と、該第１の絶縁物被膜に設けられた開口部と、該開
   口部内の前記半導体基板部分に位置する第１およびプ↓
   ２の半導体領域と、該第１および第２の半導体領域のそ
   れぞれの第１および第２のコンタクト部に接続せる半導
   体層とを有し、前記第１および第２のコンタクト部間の
   間隔は該半導体層の酸化物からなる第２の絶縁物波膜で
   定められていることをｌ時機とする半導体装置。