JPS5927571A - ゲ−トタ−ンオフサイリスタ - Google Patents

ゲ−トタ−ンオフサイリスタ

Info

Publication number
JPS5927571A
JPS5927571A JP57136721A JP13672182A JPS5927571A JP S5927571 A JPS5927571 A JP S5927571A JP 57136721 A JP57136721 A JP 57136721A JP 13672182 A JP13672182 A JP 13672182A JP S5927571 A JPS5927571 A JP S5927571A
Authority
JP
Japan
Prior art keywords
layer
thyristor
gate
turn
gto
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP57136721A
Other languages
English (en)
Inventor
Tetsuo Sueoka
末岡 徹郎
Takeharu Kubo
久保 武春
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Meidensha Corp
Meidensha Electric Manufacturing Co Ltd
Original Assignee
Meidensha Corp
Meidensha Electric Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Meidensha Corp, Meidensha Electric Manufacturing Co Ltd filed Critical Meidensha Corp
Priority to JP57136721A priority Critical patent/JPS5927571A/ja
Priority to US06/515,279 priority patent/US4574296A/en
Priority to GB08319926A priority patent/GB2125619B/en
Priority to KR1019830003597A priority patent/KR920002088B1/ko
Priority to DE19833328231 priority patent/DE3328231A1/de
Publication of JPS5927571A publication Critical patent/JPS5927571A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/192Base regions of thyristors
    • H10D62/206Cathode base regions of thyristors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D18/00Thyristors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D18/00Thyristors
    • H10D18/60Gate-turn-off devices 

Landscapes

  • Thyristors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明はゲート制御極付半導体素子に係シ、特にゲート
ターンオフサイリスタに関するものである0 ゲートターンオフサイリスタ(以FGToと称する)は
P N、、P Hの41−3接合よりなり、例えば陽極
から陰陣に負荷電流を導通した状態で、陰極からゲート
方向(4−ゲート電流を流すことによって負荷すをオフ
させる機桶を有する。このようなGTOで爪間な性能は
可制御電流Xat。といわれ、9れは通常オフし得る負
荷1区流の値で示される0このような工、□。の増大化
を図るものとして、従来、201図に示すようなGTO
が本出願人によって提案されてhる。即ち@1図は埋込
形ゲート電極を有するGTOであって、/はP、層コ、
N!魔、z、pm周りを有する円板状のウェハで、P2
J轡lの表面に高濃度不純物を有するP!++層Jを設
け、更にその上部に比較的低濃度の不純物を有するPz
−J@AとN’、’ #’7、およびゲート電流増幅用
の小面積N3層♂を設けるとともて、最外周にリング状
のN4層9を形成している。
なおIOは円板状の金H4層、l/〜/3はそれぞれ同
心状に設けられたリング状の金へ層、/QはP、層コの
露出表面に設けられた金PA層でアノード電極部Aを形
成する。また、Kはカソード電極部、G1は第1のゲー
ト電極部、G2は第2のゲート電極部であυ、P1f@
2+N1)崎’IP!/脩”+P!→層j I、P−j
−)菌AおよびN2層7にjZ)−r主GTO部M()
が形成され、P、層コr N1層J、P2層1、抵抗抗
層P++層j + P 2”’jjZお工びN5)11
5’によって補助()To部AGが形成される。
第2図は第1図のGTOの濃度分布を示すものである。
m2図で横iI!l111)はJ’、i(み方向の距離
を、縦軸0.は不純物濃度を示す。第2図に示すよりな
GTOは次の工程によって製作される。すなわち、N型
シリコン(sl)ウェハ/の両面に通常の封入拡散法に
よつ、てガリウム(Ga)を拡散してpINIP2層を
・作り、更にP2層表面にJj1定のパターンに酸化膜
(日1o2)を用いてボロンを高濃度に拡散すること(
でよ、!7P2++ 層を作る。この上にエビタギシャ
ル法でPz一層を形成し、更に選択拡散法によって燐を
拡散してN、層を作る。
なお本実験に用いたサンプルのディメンジョンは、50
Ω−cmの比抵抗のN1層の厚さが2608m5IJ2
層が10μm1その表面濃度を1〜6X l O” a
toms 7cm””、P、層のシート抵抗を6Ω、ボ
ロン埋込層P!0の厚みを7μmとし、□そのシート抵
抗は0.60としである。このような構成では、P2+
1層を形成するP2層Vの表面濃度がGTOの動作特性
に重要な関係があることが判明した。すなわち、22M
4の表面濃度CP2を各種変□化させて実験した結果、
第8図(〜および(B)に示す傾向が得られた。第8図
(A)はGTOのターン時の電圧波形を示し、第8図(
B)はターンオフ時の電流波形を示す。またC12が低
い場合を曲線ff11゜と2口で示し、0pffiが高
い場合を曲alt、とXMkで示す。CF2を小さくす
ると、ターンオン時間は短かくなるが、ターンオフ時■
)が長くなる相反する効果がある。
ターンオフ時間の増加はターンオフ可能な1[c流が低
下することを意味する。
しかるに、GT、OK要求される/l’? faiとし
て、小信号のゲート′屯流でオン、オフできること、小
信号でオンさせるときターンオン時間が速くかつ負荷電
流の立キυ(at/at)が大きくできること、小信号
のゲート逆電流で大きな負荷↑ぽ1流を短時間にオフで
きること宿であるみ GTOをターンオンさせることと、ターンオフさせるこ
とは二律相反する事柄・であシ、このvlIJHIMを
いかにして良くとるかが重要なことである。
本発明は上述の点に鑑みてなされたもので、その目的と
するところは補助GTO部を(14成するN3層に対向
するP2/#の表面濃度を、主OTO部を構成するN2
層に対向する12層の表面M度よりも小さくすることに
より、高性能なGTOを提供することである。
以下に本発明の実施例に係るゲートターンオフサイリス
タについて、第4図〜第8図を参照して説明する。第4
図および第5図に示すように、この実施例による半導体
制御素子たとえばゲートターンオフサイリスタにおいて
は、円板状のウェハ/はP1f@J+ Ns HJ+ 
P* l@4. P!−廣Aおよびり゛ング状のN2M
7によ!、+ 4’#を成されているON 2 Jfa
 7の内側にはリング状のN、層ざがp、一層を内に設
けられ、またN2層7の外側にはリング状のN a 層
9が同心状に設けられている。さらKPz層ダ内にはそ
れぞれ同心円状になっているリング状でメツシュfat
造パターンの低抵ツノ′c、値を有スルア、++層ja
−jdが埋iikされているN、層に対応する坤込部J
a〜JdとNsJMに対応する埋込層Jθ〜Jfは別の
構成となっておりiに連結はしていない。
pl一層乙の露出面の中央部には金pA層10が設けら
れており、この金属Ill toと低抵抗111!込層
P2++je〜jfKよつ゛〔叱lのゲート電梗atが
形成される。リング状のN 意JsNi 7上にはリン
グ状の金属層/2が配設されており、これにょ)カソー
ド電悼Kが形成される。
N3層J’にはこのN3層gとP1層6とを短絡する金
属層//が配設され増幅ゲート部/弘が形成されている
。N j Ill Y上には金属)#4 /、7が配設
され、この金M層/Je N a Jfd ’ + P
*”+層Jr a 〜j dにょつて第2のゲート電極
G2が構成される。21層の露出面には金属層15が設
けられ、アノード電極Aが形成される。特に、本実施例
のGTOは、第5図に示すように、補助サイリスタ部A
Gを構成するN3層tK対向するP、屑lの表面濃度O
Iを主ザイリスタ部MGを構成するIJm層7に対向す
るP2層ダの表面濃度よりも小さくして構成されている
さて以上のような構造のGTOの実際の製造方法を具体
的に示したものが第6図であって、以下第(1図に基き
水鳥1((に係るGTOの製造方法を述べる0 本願では例えば耐圧1200vターンオフ電流1.00
0AクラスのGTOを得シうとするものであって、先ず
第6図(A)K示すように、比抵抗が60Q′cmで厚
さ800μの片面鏡面4uf磨したlq形シリコン基板
を用意して、このシリコン基板N、を一般によく知られ
ている閉゛は法を用いて画面からガリウム゛を拡散して
第(5図P1及び12層をそれぞれ形成する。この嚇合
の拡散状態は例えば表面+111 LK 8 X l 
O11atoms /ciで拡散深さ80層mである。
この状態の製置プロフィルは第7図に示す表I口1濃度
がO?1+C?1であシ、これKよシP、 N飄P驚゛
層が形成される。
続いて、その全表面に酸化jlI、l[を形成し第6図
(A)に示すようにウェハーの中央部AG領域即ち第5
図に示すNslHgが形成される補助・す゛イリスタ部
AGv頭域部分KIv化膜/Sを残しその他領域にボロ
ンを選択拡散して不純物層16を形、成する。この時の
表面?i’JI [は1xiuム−at□mg /ld
で、拡散深さは6μmである。さらにボロンを押込み拡
散して表ηi濃度7 X 10 ” atoms /l
+I11’ 、拡散深さ7μmとする。
この時点の濃度は第7図のOp I’s Op *’ 
および補助サイリスタ部AGは0,2である。
次に、第6図(B)に示すように、p!l@4の表面に
所定のパターンで高濃度不純物)@Sを形成してゲート
層とする。この表面濃度はIXIO90atoms/c
i S拡散深さ7μ惰であシ、この濃度をC,!++と
する0 次に、第6図(0)に示すように、P*j−表面側に5
XIO16atomθ/dのボロン不純物濃度のエピタ
キシャル単結晶層19を25μm成長させる。このプロ
フィルは第7図にo、−で示す0この状態で高濃度P、
+−1一層j ld P 雪層ダ内に埋込まれた状態に
なっている。さらに、第6図(D)に示すようにP、一
層の表面に選択拡散法で所定のパターンK N 2 J
IIi7+NsJ錆ざ+N4層りをリンを不純物として
表面濃度2 X l O” almonds /b−n
r’、拡散法さ10 pmVC選択拡散する。このプロ
フィルが第7図に示スCN2である。これに続いて75
1定の金拡散並びに電極接着をしでG ’r Oを得る
ことができる。
p′E米のGTOにおいては、ターンオフ性能を高める
ためにPzl曽の表面濃度or、を高くしなければなら
ず、このためターンオン特性が犠牲になっていた。
しかるに、上述の実施例によれば、補助サイリスタ部A
Gのカソードエミツタ層の不純物濃度0?2を、主サイ
リス2部MGの不純物濃度cl′よシも小さくしたこと
によシ上述の実施例によるGTOによれば、次のような
槙々の効果が得られた。すなわち、 (1)  ターンオン領域の広がシ速度が改善され、従
来ターンオン時間が8〜lOμSであったものが8〜5
μsに短縮され、かつゲート点弧電流値が従来0.5〜
α8仏)であったものが0.1〜0.2 (A)に低下
し、ターンオン特性が改善された。
(2)  従来、8(A)のゲートドライブ電流でオン
させた場合cli/dt #f量は4.00〜500 
A/μsで補助サイリスタ部のN3層が破壊していたが
、同一条件では補助サイリスタ部の破壊は無くなシ主サ
イリスタ部のN2層に破壊が移シ、耐量が1000〜5
000A/μSに向上した。
(3)  従来、ターンオン特性との関係からターンオ
だが、本発明によれば、従来のオフ時間が4〜6μS必
要であったものが8〜4μsになシターンオフ特性が向
」二した。
(4)  この結果、ターンオフ可能電流(1−iJ制
制御泥流も従来のものに対して約150%向上した0(
5)表面誤度C,2VC対するGTOのオン時間to+
+とオフ時同上〇7.の実測価の平均データをよ、第8
図しζ示すように、補助サイリスタ部Asのカソードエ
ミツタ層の不純物濃度o、2を5X1016〜5X10
17atome/7に、主サイリスタft1l M E
lのカソードエミツタ層の不純物濃度CvzをIXL0
17〜lXl0I”atOme/dにすることが適当で
ある。
また上述の実施例によるGTOにおいては、ゲー1、N
5)fJK5!’J向したp 、+中層部分はターンオ
フ時にアノード側からの電流でPg N、 p2N3層
が形成する寄生サイリスタがターンオンし゛ないように
N。
層を覆うよう幅の広い帯状に形成されている。
なお、上述の実施例では埋込型ゲート層葡有するGTO
について説明したが、本発明はこれに限定されることな
くP2++がP2ベース内vcm込まれておらずかつP
2ベース内で最大になる領域があるように構成した構造
にも適用できるものであるO 以上説明したよって1本発明はPi Nl p2N、か
らなる主ザイリスタ部と、PHNI Pl Ngからな
る補助サイリスタ部とからなり、NtMと、Nsl@お
よびN3層に狭まれ九P2層の不純物濃度がその中間で
最大(OF2)となυ、N2とN5)−側で不純物濃度
が低くなるように構成したGTOにおいて、N57−に
対向する前記22層の最大不純物濃度とN3層に対向す
る22層の最大不純濃度のうち、少なくともN3層に対
向−ノーる22層の不純物vAWの方が小さくなる。【
うKGTOを構成したものである0したがって、本発ψ
Jはターンオン特性とターンオン特性との良好な性能を
兼ね・備えた高信頼1生のゲートターンオフサイリスタ
を得る仁とができ、−その技術的な効果は大である。
【図面の簡単な説明】
4↓L図はに米のゲートターンオフサイリスクの断面図
、第2図はその厚さ方向に対する不純物濃1x[の分布
状況金示す不純物m I&[分布図、第8図(A)はゲ
ートターンオフサイリスタのit’d、圧特性図、第3
図(B)はゲートター/オフサイリスタの′電流l持性
1ス1、第4図は本発明の実施例しζよるゲートター/
オフサイリスタの平面図、第す図は第4(9)のV −
V線11ノ1而図、第6図は不発1夕Jのゲートターン
オフ゛リーイリスタの製造工程を示す工程図、第7図は
本発明の実施例に係るゲートターンオフサイリスタの厚
さ方向に対する不、陣中濃度の分布状況を示す不純物濃
度分布図、第8図は本発明に係仝ゲートターンオフザイ
リスタのターンオン時間特性およびターンオフ時間特性
を示す線図である。 /・・・ウエハニ、コ・・・Pt層、J・・・Nt層、
ψ・・・P、層、J・・・高不純物a度層、乙・・・P
2一層、7・・・N21Ws ざ・・・N3層、7・・
・だ4層、λ1G・・・主GTO部、AG・・・補助G
TO部0 第1図 第2図 =1                     1第
6図(A) 第6図CB) 第6図(C) 第6図(D)

Claims (1)

  1. 【特許請求の範囲】 (08つの連続配置された接合部を形成する交互に異な
    る導電型の4層を有する半導体物質のウェハからなる半
    導体素子に、主サイリスタ部と補助サイ゛リスタ部を形
    成したものにおいて、前記補助サイリスタ艷に隣接する
    ゲート層の電流通路を形成する領域の不純物濃度が前記
    主サイリスタ部の負荷N、電流通路形成する領域の不純
    物a度よシも小さくなるように構成したこと全l持r改
    とするゲートターンオフサイリスタ。 (2)前記補助サイリ′スタ部に対応するゲート層の。 不純物濃度が5XlO”ないし5 X l 017at
    oms /cdヤあシ、前記主サイリスタ部に対応する
    ゲート層の主′亀流通路の不純物濃度がt x i o
    ”ないしL 、X l O” atoms /dである
    竺許Hff求の範囲第1項記載のゲートターンオフサイ
    リス20
JP57136721A 1982-08-05 1982-08-05 ゲ−トタ−ンオフサイリスタ Pending JPS5927571A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP57136721A JPS5927571A (ja) 1982-08-05 1982-08-05 ゲ−トタ−ンオフサイリスタ
US06/515,279 US4574296A (en) 1982-08-05 1983-07-19 Gate turn-off thyristor with a cathode base layer having four distinct impurity concentrations
GB08319926A GB2125619B (en) 1982-08-05 1983-07-25 Gate turn-off thyristor
KR1019830003597A KR920002088B1 (ko) 1982-08-05 1983-08-01 게이트 턴 오프 다이리스터(gate turn-off thyristor)
DE19833328231 DE3328231A1 (de) 1982-08-05 1983-08-04 Vollsteuergatter-thyristor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57136721A JPS5927571A (ja) 1982-08-05 1982-08-05 ゲ−トタ−ンオフサイリスタ

Publications (1)

Publication Number Publication Date
JPS5927571A true JPS5927571A (ja) 1984-02-14

Family

ID=15181937

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57136721A Pending JPS5927571A (ja) 1982-08-05 1982-08-05 ゲ−トタ−ンオフサイリスタ

Country Status (5)

Country Link
US (1) US4574296A (ja)
JP (1) JPS5927571A (ja)
KR (1) KR920002088B1 (ja)
DE (1) DE3328231A1 (ja)
GB (1) GB2125619B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61141357A (ja) * 1984-12-14 1986-06-28 工業技術院長 人工三葉弁

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0691244B2 (ja) * 1984-04-27 1994-11-14 三菱電機株式会社 ゲートターンオフサイリスタの製造方法
JPS60253269A (ja) * 1984-05-29 1985-12-13 Meidensha Electric Mfg Co Ltd ゲ−トタ−ンオフサイリスタ
US4717940A (en) * 1986-03-11 1988-01-05 Kabushiki Kaisha Toshiba MIS controlled gate turn-off thyristor
JPH067592B2 (ja) * 1986-07-14 1994-01-26 株式会社日立製作所 ゲ−トタ−ンオフサイリスタ
EP0283788A1 (de) * 1987-03-09 1988-09-28 Siemens Aktiengesellschaft Abschaltbares Leistungshalbleiterbauelement
GB8713440D0 (en) * 1987-06-09 1987-07-15 Texas Instruments Ltd Semiconductor device
US4951110A (en) * 1987-11-03 1990-08-21 Siemens Aktiengesellschaft Power semiconductor structural element with four layers
US5352910A (en) * 1992-04-07 1994-10-04 Tokyo Denki Seizo Kabushiki Kaisha Semiconductor device with a buffer structure
US5479031A (en) * 1993-09-10 1995-12-26 Teccor Electronics, Inc. Four layer overvoltage protection device having buried regions aligned with shorting dots to increase the accuracy of overshoot voltage value
WO1995034914A1 (en) * 1994-06-10 1995-12-21 Beacon Light Products, Inc. High temperature, high holding current semiconductor thyristor

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4721095U (ja) * 1971-03-20 1972-11-09
JPS4953782A (ja) * 1972-08-04 1974-05-24
JPS5515202A (en) * 1978-07-19 1980-02-02 Toshiba Corp Semiconductor controlling rectifier

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2299727A1 (fr) * 1975-01-28 1976-08-27 Alsthom Cgee Thyristor a caracteristiques de commutation ameliorees
JPS5263687A (en) * 1975-11-20 1977-05-26 Mitsubishi Electric Corp Semiconductor device
FR2377095A1 (fr) * 1977-01-10 1978-08-04 Alsthom Atlantique Thyristor a amplificateur de declenchement et a ouverture commandee par la gachette
JPS5942991B2 (ja) * 1977-05-23 1984-10-18 株式会社日立製作所 サイリスタ
JPS5473585A (en) * 1977-11-25 1979-06-12 Nec Corp Gate turn-off thyristor
JPS607394B2 (ja) * 1978-08-18 1985-02-23 株式会社明電舎 半導体制御素子
JPS5942466B2 (ja) * 1978-09-29 1984-10-15 株式会社明電舎 タ−ンオフサイリスタ
JPS5595362A (en) * 1979-01-12 1980-07-19 Meidensha Electric Mfg Co Ltd Turn-off thyristor
JPS55102267A (en) * 1979-01-29 1980-08-05 Meidensha Electric Mfg Co Ltd Semiconductor control element

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4721095U (ja) * 1971-03-20 1972-11-09
JPS4953782A (ja) * 1972-08-04 1974-05-24
JPS5515202A (en) * 1978-07-19 1980-02-02 Toshiba Corp Semiconductor controlling rectifier

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61141357A (ja) * 1984-12-14 1986-06-28 工業技術院長 人工三葉弁

Also Published As

Publication number Publication date
DE3328231A1 (de) 1984-02-09
US4574296A (en) 1986-03-04
KR840005931A (ko) 1984-11-19
GB8319926D0 (en) 1983-08-24
GB2125619A (en) 1984-03-07
DE3328231C2 (ja) 1988-06-23
GB2125619B (en) 1986-04-03
KR920002088B1 (ko) 1992-03-10

Similar Documents

Publication Publication Date Title
US4888304A (en) Method of manufacturing an soi-type semiconductor device
US4495513A (en) Bipolar transistor controlled by field effect by means of an isolated gate
US4127863A (en) Gate turn-off type thyristor with separate semiconductor resistive wafer providing emitter ballast
JPS5927571A (ja) ゲ−トタ−ンオフサイリスタ
US4697201A (en) Power MOS FET with decreased resistance in the conducting state
US3518506A (en) Semiconductor device with contact metallurgy thereon,and method for making same
US3696273A (en) Bilateral, gate-controlled semiconductor devices
EP0064613B1 (en) Semiconductor device having a plurality of element units operable in parallel
JPS6260259A (ja) 非対称サイリスタ及びその製法
US4009059A (en) Reverse conducting thyristor and process for producing the same
US3268782A (en) High rate of rise of current-fourlayer device
JP2504498B2 (ja) 半導体装置
JP3789580B2 (ja) 高耐圧半導体装置
JPS61182259A (ja) ゲ−トタ−ンオフサイリスタ
JPH0526771Y2 (ja)
JPH0442918Y2 (ja)
JPS6115367A (ja) ゲ−トタ−ンオフサイリスタの製造方法
RU2279735C9 (ru) Полупроводниковый прибор с самозащитой от перенапряжений
JPS62133761A (ja) 半導体装置およびその製造方法
JPH0774351A (ja) 半導体装置
JPH0479147B2 (ja)
JPH0139226B2 (ja)
JPH06244408A (ja) 双方向型半導体装置の製造方法
JPH07176720A (ja) 電界緩和分離構造を有する逆導通型サイリスタ
JPH02307270A (ja) サイリスタ