JPS6145268B2

JPS6145268B2 -

Info

Publication number: JPS6145268B2
Application number: JP53149852A
Authority: JP
Inventors: Tomohiro Shimizu; Yoshinobu Muranaga
Original assignee: Casio Computer Co Ltd
Current assignee: Casio Computer Co Ltd
Priority date: 1978-12-04
Filing date: 1978-12-04
Publication date: 1986-10-07
Also published as: JPS5576451A

Description

【発明の詳細な説明】

本発明はプログラム機能を有する小型電子式計
算機におけるプログラムチエツク方式に関する。プログラム機能を有する小型電子式計算機にお
いては、プログラムを１ステツプずつ実行させて
いくことによつてプログラムのチエツク（デバツ
キング）を可能としたものが最近開発され実用化
されている。従つてユーザが自分の組んだプログ
ラムが正しいかどうかを判定するためには簡単な
データを入力を行つて１ステツプずつの実行を行
わせることによりプログラムの誤りを容易に発見
することが可能である。すなわち、これを実現す
るために例えば計算機本体にはプログラムを１ス
テツプずつ実行する実行キーが設けられており、
例えばプログラム実行モード時に上記実行キーの
押圧により所定ステツプのプログラム内容を表示
し、このキーの離圧時に上記プログラム内容の実
行が行われるように成されているものがある。し
かしながら、この種の計算機では、表示されたプ
ログラム内容に対する実行が行われるだけで、既
に実行されたプログラム内容に対しては表示が成
されないため、プログラムに誤りがあつてエラー
が生じた場合にはそのプログラム内容を知ること
ができないことになる。従つて、例えばモードを
切り換えて上記実行キー操作することによりエラ
ーの生じたプログラム内容を表示する様な策をと
る必要があるため、既実行プログラムあるいはエ
ラーの生じたプログラム内容を知るためには繁雑
なキー操作をしなければならない欠点があつた。
また、上記プログラム内容の表示に際し、プログ
ラムナンバーの表示が成されないため、特にサブ
ルーチンにエラーが生じた場合にはどのプログラ
ムナンバーに属するプログラムなのかの確認が困
難で、プログラムの訂正に手間取り、プログラム
のチエツクに多大な時間が費やされてしまう等の
問題があつた。本発明は上記事情に鑑みて成されたもので、プ
ログラムのデバツキングに際し、簡略化されたキ
ー操作及び効果的なプログラム内容の表示によ
り、既に実行されたプログラム内容あるいはエラ
ー生じたプログラム内容を容易に認識し得、効果
的にプログラムチエツクを行ない得るプログラム
チエツク方式を提供するものである。以下図面を参照して本発明の一実施例を説明す
る。第１図においては１はキー入力部で、プログ
ラムの実行モードＲと書込みモードＷとの切換え
を行うモード切換スイツチ２、プログラムの実
行、内容表示等を指示する

【式】キー、

【式】キー、プログラムナンバの書込みを指令する「CALL」キー、変数を指定する

【式】キー、プログラムナンバを指定する

【式】キー、テンキー等を備えている。そして、上記モー
ド切換スイツチ２が実行モードＲに切換えられて
いる場合、

【式】キーはプログラムの１ステツプづつの実行を指令し、

【式】キーはその実行ステツプ内容の表示を指令する。また、モード切
換スイツチ２が書込みモードＷに切換えられてい
る場合、

【式】キーはプログラムを１ステツプづつ進めながらプログラム内容の表示を指令し、
BSTキーはプログラムを１ステツプづつ退歩さ
せながらプログラム内容の表示を指令する。しか
して、上記キー入力部１におけるモード切換スイ
ツチ２によつて切換えられるモード切換信号及び
各キー入力信号は制御部３へ送られる。この制御
部３からはプログラムカウンタ４、演算部５、プ
ログラムナンバレジスタ６、ステツプナンバカウ
ンタ７等へ制御データ、演算データ等が送られ
る。また、制御部３にはプログラムの実行モード
の時にセツトされるフラグレジスタ８が接続され
る。そして、上記プログラムカウンタ４によつて
プログラム記憶用RAM（ランダムアクセスメモ
リ）９に対するアドレス指定が行われる。この
RAM９から読出されるプログラムデーは演算部
５へ送られる。この演算部５はＸレジスタ５ａ等
各種の演算レジスタを備えて演算動作及びエラー
チエツク等を行つており、エラーを生じた場合は
エラー信号を制御部３へ送出する。また、演算部
５にはサブルーチンジヤンプ終了検出回路１０が
接続され、その終了検出信号は制御部３へ送られ
る。また、演算部５に読出されたプログラムナン
バはブログラムナンバ比較回路１１へ送られてプ
ログラムナンバレジスタ６の内容と比較され、そ
の比較結果が制御部３へ送られる。さらに、演算
部５から出力される演算結果データは、直接及び
データ変換回路１２を介してレジスタ群１３へ送
られる。また、このレジスタ群１３にはプログラ
ムナンバレジスタ６及びステツプナンバカウンタ
４の内容が入力される。上記レジスタ群１３は表
示用のＡレジスタ１３ａ及び演算結果記憶用のＢ
レジスタ１３ｂ等からなり、Ａレジスタ１３ａの
内容が表示部１４へ送られて表示される。しかして、上記RAM９は例えば第２図に示す
ようにアツパーアドレスＵによつて行指定、ロワ
ーアドレスＬによつて列指定が行われるもので、
各行には２列を１単位としてプログラムデータが
書込まれる。第２図はプログラムP₀，P₁の記憶例
を示したもので、２行１列から３行５列の間にプ
ログラムP₀、３行６列から４行13列の間にプログ
ラムP₁が書込まれている。また第２図の各単位デ
ータ記憶部において、上欄はプログラムカウンタ
４による指定ナンバ、中欄はプログラム内容、下
欄はプログラム内容に対するコードを示してい
る。上記プログラムP₀は組合せnCrを求めるため
のプログラム、また、プログラムP₁はプログラム
P₀におけるｎ！／（ｎ−ｒ）！（順列nP₂）の演算を行
うためのサブルーチンで、第３図に各プログラム内容と
各ステツプとの対応関係を示す。第４図はデータ変換回路１２におけるデータ変
換テーブルを示すものである。第４図は縦軸に示
す数字と横軸に示す数字との組合わせにより２ビ
ツトのコードを示しており、このコードが演算部
５からデータ変換回路１２へ与えられる。また、
第４図のデータ変換テーブルにおいて、各コード
の対応部分は上欄がコードの内容、下欄がそのコ
ードの表示形態を示している。次に上記のように構成された本発明の動作を第
５図のフローチヤートを参照して説明する。常時
は制御部３からの指令により第５図のステツプS₁
に示すようにＡレジスタ１３ａの内容を表示部１
４に送つてその表示処理を行うと共にステツプS₂
に示すようにキーサンプリングを行つてキー入力
の有無を判定している。キー入力が行われていな
い場合はステツプS₃に進み、フラグレジスタ８が
セツトされているか否かを判定し、フラグが立つ
ていなければステツプS₁に戻る。上記S₁〜S₃のス
テツプはキー入力が行われるまで繰返される。そ
して、キー操作が行われ、ステツプS₂においてキ
ー入力有りと判定されると、ステツプS₄に進んで
フラグレジスタ８にフラグが立てられているか否
か判定され、フラグが立つていればステツプS₁に
戻り、フラグが立つていなければステツプS₅に進
んでキーの判別が行われる。このステツプS₅にお
いてキー判別が行われ、そのキー入力の内容に応
じて次の処理ステツプが指定される。なお、演算
に対するエラーが検出された後ステツプS₅におい
て、オールクリアキー以外のキー操作が検出され
た場合はステツプS₁へ戻る。しかして、キー入力
部１において、プログラムナンバ指定キー

【式】の操作によりプログラムナンバが指定された場合はステツプS₅からステツプS₆へ進
み、指定されたプログラムナンバをプログラムナ
ンバレジスタ６へ書込むと共にプログラムカウン
タ４をインクリメントし、該当プログラムナンバ
のヘツドアドレスを捜す。すなわち、プログラム
カウンタ４の内容をインクリメントすることによ
つてRAM９の内容を順次演算部５内のＸレジス
タ５ａへ読出し、このＸレジスタ５ａの内容とプ
ログラムナンバレジスタ６にセツトしたプログラ
ムナンバとを比較、指定したプログラムナンバが
検出されるまでプログラムカウンタ４の内容を順
次インクリメントする。そして、指定したプログ
ラムナンバがRAM９から演算部５に読出される
と、プログラムナンバ比較回路１１から一致信号
が出力されてステツプS₁へ戻る。また、上記ステ
ツプS₆ではステツプナンバカウンタ７がリセツト
される。また、キー入力部１で

【式】キーが操作された場合は、ステツプS₅からステツプS₇に進んでプ
ログラムカウンタ４の内容を＋１とし、ステツプ
S₈に示すようにプログラムカウンタ４によつて指
定されるRAM９の内容を菓算部５内のＸレジス
タ５ａへ読出す。次いでステツプS₉へ進み、モー
ド切換スイツチ２によつて指定されているモード
を判別する。この時のモードが実行モードＲであ
ればステツプS₁₀に示すようにＸレジスタ５ａに
読出した内容がサブルーチンへのジヤンプを指示
しているものか否かを判別する。サブルーチンへ
のジヤンプを指示していれば、サブルーチンジヤ
ンプ処理S₁₁を行い、サブルーチンへのジヤンプ
を指示していない場合にはステツプS₁₂に示すよ
うにステツプナンバカウンタ７のカウント内容を
＋１した後、演算処理S₁₃を行い、その演算結果
をＢレジスタ１３ｂへ転送する。上記演算処理
S₁₃においてエラーが発生した場合はエラーフラ
グの記憶、エラー表示等のエラー処理S₁₄を行つ
た後ステツプS₁へ戻る。演算処理S₁₃においてメ
インルーチンの処理を行つた場合はステツプS₁₆
へ直接進み、サブルーチンの処理を行つてそのサ
ブルーチンが終了した場合はサブルーチンジヤン
プバツク処理S₁₅を行つた後ステツプS₁₆へ進む。
このステツプS₁₆ではＢレジスタ１３ｂに保持さ
れている演算結果をＡレジスタ１３ａへ転送す
る。次いでステツプS₁₇に進んでフラグレジスタ
８の内容をクリアし、その後ステツプS₁に戻つて
Ａレジスタ１３ａに記憶しているデータを表示部
１４に送つて表示する。また、キー入力部１で

【式】キーが操作された場合は、ステツプS₅からステツプS₁₈へ進み、
モード切換スイツチ２によつて指定されるモード
を判別する。この時のモードが実行モードＲの場
合はステツプS₁₉に進んでフラグレジスタ８に
「１」を書込み、書込みモードＷの場合はステツ
プS₂₀に進んでプログラムカウンタ４の内容を−
１する。ステツプS₁₉あるいはS₂₀に続いてステツ
プS₂₁に進み、プログラムカウンタ４のカウント
内容に従つてRAM９の内容を演算部５内のＸレ
ジスタ５ａへ読出す。次いでステツプS₂₂に進
み、Ｘレジスタ５ａに読出したデータをデータ変
換回路１２において表示コードに変換し、Ａレジ
スタ１３ａにセツトする。また、前記ステツプS₉
のモード判別において、書込みモードＷと判別さ
れた場合もステツプS₂₂に進み、表示コードへの
変換が行われる。次にステツプS₂₃に進み、プロ
グラムナンバレジスタ６及びステツプナンバカウ
ンタ７の内容をＡレジスタ１３ａへ転送し、ステ
ツプS₁に戻る。さらに、キー入力部１において、オールクリア
キー

【式】が操作された場合は、ステツブS₅のキー判別後、AC処理S₂₄が行われ、ステツプS₁₆
へ進む。また、前記ステツプS₃においてフラグレ
ジスタ８に「１」がセツトされていると判別され
た場合もステツプS₁₆に進む。このステツプS₁₆で
はＢレジスタ１３ｂの内容をＡレジスタ１３ａに
転送し、その後ステツプS₁₇を経てステツプS₁に
戻る。次に上記プログラムP₀，P₁を使用して組合せ
nCrを求める場合において、デバツキング等で１
ステツプづつ処理を進める場合の具体的な動作例
について説明する。モード切換スイツチ２を実行
モードＲ側に切換え、変数ｎ，ｒを入力する。す
なわち、第６図に示すように

【式】のキー操作を行い、変数ｎとして例えば「４」を入力
する。この変数入力「４」は制御部３から演算部
５へ送られて演算レジスタに保持され、さらに表
示レジスタ１３ａに転送されて表示部１４により
表示される。次に

【式】のキー操作を行い、変数ｒとして例えば「６」を入力する。この
変数ｒが入力されると変数ｎに代つてその数値
「６」が表示される。次いで

【式】のキー操作の行つて組合せnCrを求めるプログラムP₀
を指定する。この

【式】のキー操作が行われると第５図のフローチヤートで説明したよう
にキー判別のステツプS₅からステツプS₆に進み、
プログラムナンバレジスタ６にプログラムナンバ
P₀を書込むと共にプログラムカウンタ４を順次イ
ンクリナントしてRAM９の内容を演算部５内の
Ｘレジスタ５ａに順次読出し、RAM９から読出
した内容とプログラムナンバレジスタ６にセツト
したプログラムナンバとをプログラムナンバ比較
回路１１で比較する。この比較動作は指定プログ
ラムナンバP₀がRAM９から読出されるまで続け
られ、プログラムナンバ比較回路１１から一致信
号が出力されると、プログラムカウンタ４のイン
クリメント動作が停止する。このようにして該当
プログラムナンバのヘツドアドレスの検出が行わ
れる。プログラムナンバP₀は第２図に示すように
RAM９の２行０，１列に記憶されており、プロ
グラムカウンタ４の内容が「17」となつた時にそ
のアドレスが指定される。また、ステツプS₆にお
いてはステツプナンバカウンタ７の内容がリセツ
トされる。そして、RAM９から演算部５のＸレ
ジスタ５ａに読出されたプログラムナンバP₀は、
データ変換回路１２において表示用データに変換
される。すなわち、プログラムナンバP₀のコード
は「10」であり、このコード「10」がデータ変換
回路１２において第４図のデータ変換テーブルに
より「PO」のコードに変換されてＡレジスタ１
３ａに書込まれる。このＡレジスタ１３ａに保持
されたデータ「PO」は第５図のステツプS₁にお
いて表示部１４へ送られて表示され、プログラム
ナンバP₀が指定されたことが示される。の状態で

【式】キーを操作すると、プログラムP₀の内容がRAM９から読出されて実行される。すなわ
ち、

【式】キーが操作されると、第５図のキー判別ステツプS₅からステツプS₇に進み、プログラ
ムカウンタ４の内容が＋１されて「18」となり、
RAM９からステツプS₈に示すように次の命令
「Min1」が読出され、ステツプS₉，S₁₀，S₁₁を経
て演算処理S₁₃へ進んで変数ｎの定義が行われ
る。その後ステツプS₁₆，S₁₇を経てステツプS₁に
至る。続いて

【式】キーを操作すると上記の場合と同様にしてステツプS₇によりプログラムカウ
ンタ４の内容が＋１されてRAM９から次の命令
「Min2」が読出され、演算処理S₁₃において変数
ｒの定義が行われる。なお、この間の表示は第６
図に示す如く「０」となつている。続いて

【式】キーを操作すると同様にしてRAM９から次の命令「CALL P₁」が読出される。この命
令はサブルーチンへのジヤンプを示すものであ
り、このためステツプS₁₀の判断結果がYESとな
つてサブルーチンジヤンプ処理S₁₁が行われ、サ
ブルーチンであるプログラムP₁のプログラムナン
バー「P₁」の表示が行われる。このサブルーチン
へジヤンプした後、

【式】キーを操作すると、 RAM９からプログラムP₁の最初の命令「MR1」
が読出され、メモリレジスタMR1に記憶してい
る変数ｎ「４」の読出しが行われる。この変数
「４」は表示部１４で表示される。次いで

【式】キーを操作するとRAM９からプログラムP₁の次の命令「ｘ！」が読出され、演算処理
S₁₃により演算部５において「ｎ！」の演算つま
り「４！」の演算が行われ、その演算結果「24」
がＢレジスタ１３ｂへ送られる。このＢレジスタ
１３ｂに保持された演算結果はステツプS₁₆に示
すようにＡレジスタ１３ａへ転送される。その後
ステツプS₁₇を経てステツプS₁へ戻り、演算結果
「24」の表示が行われる。以下同様にして

【式】キーを操作する毎にRAM９から指定プログラムにおける命令が順次読出され、その命令
に対する処理が実行される。プログラムP₁は
「ｎ！／（ｎ−ｒ）！」（順列nPr）の演算を行うため
のものであるが、今、プログラムカウンタ４の内容が
「36」まで進み、RAM９から命令「）」が読出さ
れて「（ｎ−ｒ）」の演算が行われ、その演算結果
「−２」が表示されたとする。順列の演算では一
般に負の符号を持つことはないので、演算に誤り
があつたものと判断し、

【式】キーを操作することによつてその演算内容をチエツクする。

【式】キーが操作されると、第５図のキー判別ステツプS₅からステツプS₁₈に進み、モード判別
が行われる。この時のモードは実行モードＲであ
るので、ステツプS₁₉に進んでフラグレジスタ８
に「１」が書込まれる。続いてステツプS₂₁に示
すようにその時のプログラムカウンタ４の内容
「36」によつてアドレス指定されるRAM９の内容
「）」を読出し、その命令「73」を演算部５からデ
ータ変換回路１２へ入力する。データ変換回路１
２はステツプS₂₂に示すように入力コード「73」
を表示コード「〔２−３」に変換し、Ａレジスタ
１３ａへ入力する。次いでステツプS₂₃に進み、
この時点におけるプログラムナンバレジスタ６に
保持しているプログラムナンバ「P₁」及びステツ
プカウンタ７のカウント数つまりプログラムステ
ツプ「008」をＡレジスタ１３ａに入力する。そ
の後ステツプS₁に戻り、Ａレジスタ１３ａに保持
しているプログラムナンバ、プログラム命令、プ
ログラムステツプを表示部１４へ送り、第６図に
示すように「P1〔２−３ 008」の表示を行う。
この表示状態は

【式】キーが押されている間ステツプS₁，S₂，S₄が循環して実行されるため第６
図に示すように保持されている。そして

【式】キーを離すとステツプS₂，S₃，S₁₆，S₁₇が実行さ
れ、次のキー操作が行われるまでステツプS₁〜S₃
が循環して実行されることになり、前の状態、つ
まり、「−２」が表示されている状態に戻る。そ
の後

【式】キーを操作するとキー判別ステツプ S₅からステツプS₇に進んで再びプログラムP₁の処
理が進められる。すなわち、この時プログラムカ
ウンタ４の内容は「37」となり、RAM９から
「ｘ！」の命令が読出され、「（−２）！」の演算
が行われる。しかし、この演算は演算処理S₁₃に
おいてエラーと判定され、エラー処理S₁₄が行わ
れて表示部１４でエラーＥ及びエラー発生のプロ
グラムステツプ「009」が表示される。このエラ
ー発生によつて

【式】キーを操作すると第５図のキー判別ステツプS₅からAC処理S₂₄へ進み、エ
ラー表示に対するクリア処理が行われ、ステツプ
S₁₆，S₁₇を経てステツプS₁に戻る。この状態で

【式】キーを操作すると、キー判別ステツプS₅ からステツプS₁₈に進んでモード判別が行われ
る。この時のモードは実行モードであるのでステ
ツプS₁₉，S₂₁，S₂₂によりフラグレジスタ８に
「１」がセツトされると共にこの時のプログラム
カウンタ４の内容「37」によつてアドレス指定さ
れるRAM９の内容「ｘ！」ぱ読出され、その命
令コード「63」がデータ変換回路１２で表示デー
タ「〔０−３」にコード変換されてＡレジスタ１
３ａにセツトされる。さらにステツプS₂₃により
プログラムナンバレジスタ６に保持されているプ
ログラムナンバ「P₁」及びステツプナンバレジス
タ７の内容「009」がＡレジスタ１３ａに送られ
る。そしてこのＡレジスタ１３ａ保持されたデー
タはステツプS₁において表示部１４へ送られ、第
６図に示すように「P1〔０−３ 009」と表示さ
れる。すなわち、エラー発生のステツプが表示さ
れる。また、エラー発生しない場合は、サブルー
チンの処理を終了するとそれをサブルーチンジヤ
ンプ終了検出回路１０で検出してサブルーチンジ
ヤンプバツク処理S₁₅を行い、メインルーチンに
戻つてプログラムP₀の処理を実行し、答を求めて
表示する。以上詳細に述べたように本発明によれば、書き
込まれたプログラムのデバツキング時に

【式】キーの操作により１スチツプずつプログラムが実
行されてその実行結果が表示されると共に、

【式】キーの押圧により前回の

【式】キーの操作によつて実行されたプログラムの表示が行わ
れ、上記

【式】キーが離圧されると再び上記プログラムの実行結果が表示されるため、

【式】キーの操作により既に実行されたプログラム内容
を

【式】キーの操作のみで容易に知り得ると共にこの

【式】キーを離すだけで上記プログラムの実行結果を再び表示することができ、簡略化さ
れたキー操作でプログラムの実行と共に実行結果
及びプログラム内容の表示が行ない得る。更に、

【式】キーの操作でプログラムナンバーが表示されるため、等にサブルーチン中にプログラムの
誤りがあつてエラーが発生してもユーザはその誤
りのプログラムナンバに属するものか容易に知る
ことができ、その原因がユーザの論理的ミスなの
か、プログラムの入力ミスなのか等を容易に認識
し得、プログラムのチエツクを簡単に且つ確実に
行なうとができる。また、通常は第１のキー（FSTキー）の操作
によりプログラム実行結果を確認でき、必要があ
る時に、第２のキー（BSTキー）の操作中のみ
プログラムの内容を表示するようにしたので、無
駄な表示することなく、必要とする場合だけプロ
グラム内容の表示が可能となり操作性が向上する
利点を有する。

【図面の簡単な説明】

図面は本発明の一実施例を示すもので、第１図
は回路構成を示すブロツク図、第２図は第１図に
おけるRAMのプログラム記憶例を示す図、第３
図はプログラムの動作内容を示す図、第４図は第
１図におけるデータ変換回路のデータ変換テーブ
ルを示す図、第５図は動作内容を示すフローチヤ
ート、第６図はキー操作を表示内容との対応関係
を示す図である。１……キー入力部、２……モード切換スイツ
チ、３……制御部、４…プログラムカウンタ、５
……演算部、９……RAM、１４……表示部。

Claims

【特許請求の範囲】

１プログラムデータを記憶する主記憶装置と、
該主記憶装置に記憶されたプログラムデータをチ
エツクするための第１及び第２のキーと、該第１
のキー操作に応動して上記主記憶装置から１命令
のプログラムデータを読み出しそのプログラムデ
ータに応じて実行する実行手段と、上記第２のキ
ー操作に応動して上記実行手段で最後に実行され
たプログラムデータを上記主記憶装置から読み出
す制御手段と、上記第２のキーが押圧されている
か否かを検出手段と、上記第１のキー操作に応動
して上記実行手段で実行された結果を表示すると
共に、上記検出手段の検出結果に基づいて上記第
２のキーが押圧操作されている間上記読み出され
たプログラムデータを表示する表示手段とを具備
たことを特徴とするプログラムチエツク方式。