JPS593560A - プログラムの格納方式 - Google Patents

プログラムの格納方式

Info

Publication number
JPS593560A
JPS593560A JP57112868A JP11286882A JPS593560A JP S593560 A JPS593560 A JP S593560A JP 57112868 A JP57112868 A JP 57112868A JP 11286882 A JP11286882 A JP 11286882A JP S593560 A JPS593560 A JP S593560A
Authority
JP
Japan
Prior art keywords
program
storage
area
stored
register
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP57112868A
Other languages
English (en)
Inventor
Tatsuo Matoba
的場 辰夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP57112868A priority Critical patent/JPS593560A/ja
Publication of JPS593560A publication Critical patent/JPS593560A/ja
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING OR CALCULATING; COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/22Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明は、特に保守診断用プログラムの格納方式の改良
に関するものである。
〔従来技術と問題点〕
従来の保守診断用などのプログラムの格納方式は、チャ
ネル(上位装置)からの保守診断用プロ −グラムの格
納要求などがある毎に毎回格納を制御するためのプログ
ラムをフロッピィディスク等の外部記憶装置より読み出
しプログラム格納領域へ格納してから、本来の目的であ
る保守診断用プログラムの入っているフロッピィディス
クより目的の保守診断用プログラムを読み出しチャネル
の格納領域へ格納しているため、格納要求が出てから格
納が終了するまでの時間が非常に長く、保守の効率が悪
いばかりでなく、オンラインで動いているジョブの効率
をも低下させる欠点があった。
〔発明の目的〕
本発明の目的は、セット/リセットできるレジスタを使
用して、保守診断用プログラムの格納に係わる時間を従
来方式より短縮することにより保守効率を向上させ、ま
たオンラインで動いているジョブなどの効率低下を防ぐ
ことにある。
〔発明の構成〕
本発明は、プログラムの格納要求があった場合、特定レ
ジスタを参照することにより不必要ならば「格納を制御
するためのプログラムをフロッピィディスクから読み出
し、ブーグラム格納領域へ格納する」という動作を省略
して、ただちに本来の目的である保守診断用プログラム
の読み出し格納動作が実行できるようにしたことを特徴
とする。
〔発明の実施例〕
第1図は、本発明によるプログラム方式の一実施例であ
る。
図において1はチャネル、2Vi保守診断用プログラム
格納領域、3はSvPインタフェース制御部、4HM助
7” セッサ(S V P ) 、  5 u S V
 Pインタフェース制御部、6はSvP常駐プログラム
格納領域、7はSvP非常駐プログラム格納領域、8は
レジスタ、9はローダ制御部、10け外部記憶装置をそ
れぞれ示す。
間第2図は本発明のプログラム格納処理フローを示す。
第1図の5VP4の中のレジスタ8け本発明の特命とす
るものであり、SvPの電源投入時に′°0″にリセッ
トされている。
第2図において、チャネルより保守診断用プログラムの
格納要求がおった場合の処理を説明する。
5VP4の中の特定レジスタ8を読み出し格納を制御す
るためのプログラムが5VP4の非常駐エリア7に格納
法がどうかの判定を行なう。(レジスタミ”1”の時に
格納法とする) ■ チャネルIがらの格納要求が、5VP4の電源投入
後初めてのものだとすると、特定レジスタは60”にリ
セットされたままであるから、[保守診断用フロッピィ
1oがら保守診断プログラムを膀み出しチャネルの保守
診断用プログラム格納領域2へ格納する」のを制御する
プログラムを、SVP用フロッピィ1oから5VP4の
非常駐プログラム領域7へ格納する。
■ その後特定レジスタ8をH1″(格納制御用プログ
ラム格納法)Kセットする。
■ 格納制御用プログラムによって、保守診断用フロッ
ピィ10がら目的の保守診断用プログラムを読み出し、
チャネルの保守診断プログラム格納領域3へ格納をする
■ チャネル1の動作としては、格納された保守診断用
プログラムに基づいて、入出力装置の保守診断を実行し
、一つの保守診断プログラムが終了すると直ちに5VP
4に対して次の保守診断用プログラムの格納要求を′送
出する。
■ 5VP4が二回目の格納要求を受は取った場合、5
VP4の非常駐エリア7が未使用ならば、SVPの特定
レジスタ8を読み出し格納を制御するためのプログラム
がSVPの非常駐エリアに格納法かどうかの判定を行う
ここで、格納制御用のプログラムけ■で格納法であり判
定用の特定レジスタ8も■で61″にセットしであるの
で「格納制御用プログラムをSVPの非常駐エリアに格
納する」という動作を省略して次の動作、つまり本来の
目的とする保守診断用フロッピィ10から目的の保守診
断用プログラムをチャネルの保守診断用プログラム格納
領域2へ格納する動作が直ちに実行できる。
ここで、SvPの特定レジスタ8は、■の中で5VP4
の非常駐エリア7が他のプログラムによって使用されて
いた場合でも一度゛1”にセットされるが、後に5VP
4の非常駐エリア7に5VP4のフロッピィから他のプ
ログラムが再格納される時点で特定レジスタ8け“°0
″にりセットされる。又、5VP4に対しての要求が、
保守診断プログラムの格納要求以外の場合にも、5VP
4の非常駐エリア7が他のプログラムによって使用され
る可能性があるので特定レジスタは0″にリセットする
以上のように、特定レジスタ8を5VP4の中に設け、
5VP4のプログラムによってその特定レジスタ8をセ
ット、リセット参照することにより、不必要な場合には
[格納制御用プログラムを5VP4の非常駐エリア7に
格納する」という動作が省略できる。
一般に、チャネル1からの保守診断用プログラムの格納
要求は、一度送出されると連続して50回〜60回送出
されるので本発明を実施した場合には、かなりの時間短
縮が可能となる。
〔発明の効果〕
本発明によれば、従来方式の中でのSVPの不必要な処
理が省略され保守診断用プログラムの格納に係わる時間
が大幅に短縮されるので保守作業の効率向上とともに、
オンラインで動作しているジョブの効率低下を防ぐこと
が可能となる。
【図面の簡単な説明】
第1図は、本発明によるプログラム方式の一実施例、間
第2図は本発明のプログラム格納処理フローを示す。 図において1はチャネル、2は保守診断用プログラム格
納領域、3はSVPインタフェース制御部、4け補助プ
ロセッサ(SVP)、5はsvpインタフェース制御部
、6はSvP常駐プログラム格納領域、7ViSVP非
常駐プログラム格納領披、8はレジスタ、9はローダ制
御部、10は外部記憶装置をそれぞれ示す。

Claims (1)

    【特許請求の範囲】
  1. プログラムの格納されている外部記憶装置からプログラ
    ムを所定の格納領域へ格納する事を制御するプログラム
    を所定の格納領域に格納し、その格納された制御プログ
    ラムによって目的のプログラムを所定の格納領域へ格納
    する際、プログラムを格納するのに必要な制御プログラ
    ムを所定の格納領域に一度格納したことを記憶しておく
    レジスタを備えた事を特徴とするプログラムの格納方式
JP57112868A 1982-06-30 1982-06-30 プログラムの格納方式 Pending JPS593560A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57112868A JPS593560A (ja) 1982-06-30 1982-06-30 プログラムの格納方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57112868A JPS593560A (ja) 1982-06-30 1982-06-30 プログラムの格納方式

Publications (1)

Publication Number Publication Date
JPS593560A true JPS593560A (ja) 1984-01-10

Family

ID=14597533

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57112868A Pending JPS593560A (ja) 1982-06-30 1982-06-30 プログラムの格納方式

Country Status (1)

Country Link
JP (1) JPS593560A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6247874A (ja) * 1985-08-27 1987-03-02 Sankyo Seiki Mfg Co Ltd プログラム動作装置の初期化方法
US5848904A (en) * 1993-11-25 1998-12-15 Canon Kabushiki Kaisha Device for electrically connecting equipment and case accommodating the equipment

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6247874A (ja) * 1985-08-27 1987-03-02 Sankyo Seiki Mfg Co Ltd プログラム動作装置の初期化方法
US5848904A (en) * 1993-11-25 1998-12-15 Canon Kabushiki Kaisha Device for electrically connecting equipment and case accommodating the equipment

Similar Documents

Publication Publication Date Title
DE4309532A1 (de) Verfahren zur Einrichtung zum Sichern einer Systemabbildung auf eine permanente Speichereinrichtung
JPS593560A (ja) プログラムの格納方式
JPS5824811B2 (ja) 情報処理システムにおける端末装置のリセット制御方式
JP2526728B2 (ja) ディスクキャッシュ自動利用方式
JPS5941030A (ja) マイクロコンピユ−タシステム
JPS60258646A (ja) マイクロプログラムのパツチ方式
JPH03256127A (ja) マイクロプロセッサシステム
JPS6229813B2 (ja)
JPH01121932A (ja) プログラムローディング方式
JPH0376502B2 (ja)
JPH01291325A (ja) 初期マイクロプログラムロード方式
JPS5887613A (ja) 入出力制御方式
JPS5880725A (ja) 事務処理機
JPS6341106B2 (ja)
JPS58208850A (ja) マイクロプログラム格納処理方式
JPS617976A (ja) ベクトル演算処理装置
JPH0561668B2 (ja)
JPS6131899B2 (ja)
JPS58214930A (ja) デ−タ処理装置
JPH04148427A (ja) プログラムパッチ方式
JPH0667959A (ja) データベース更新後ジャーナル自動退避方式
JPH0287227A (ja) データ処理装置
JPH0497459A (ja) キャッシュ一致処理方式
JPS62264346A (ja) デ−タ処理装置
JPS63265328A (ja) 情報処理システムの制御プログラムの格納方式