JPS5937579B2 - 金属突起物を有する半導体装置 - Google Patents
金属突起物を有する半導体装置Info
- Publication number
- JPS5937579B2 JPS5937579B2 JP54084642A JP8464279A JPS5937579B2 JP S5937579 B2 JPS5937579 B2 JP S5937579B2 JP 54084642 A JP54084642 A JP 54084642A JP 8464279 A JP8464279 A JP 8464279A JP S5937579 B2 JPS5937579 B2 JP S5937579B2
- Authority
- JP
- Japan
- Prior art keywords
- metal
- electrode terminal
- semiconductor device
- film
- wiring pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/072—Connecting or disconnecting of bump connectors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/072—Connecting or disconnecting of bump connectors
- H10W72/07231—Techniques
- H10W72/07236—Soldering or alloying
Landscapes
- Wire Bonding (AREA)
Description
【発明の詳細な説明】
半導体素子上に設けられた電極端子から外部端子へ電気
的接続を行なう手段として従来のワイヤーボンディング
法に替り、近年ワイヤレスボンディング法が注目されて
きている。
的接続を行なう手段として従来のワイヤーボンディング
法に替り、近年ワイヤレスボンディング法が注目されて
きている。
このワイヤレスボンディング法は前記電極端子上に外部
端子である多数の電極リードを一度に接続出来る（いわ
ゆるギャングボンディング）ため、量産化、信頼性向上
が期特出来る。ワイヤレスボンディング法として種々の
方式があるが、本発明は半導体素子の電極端子上へバリ
アメタルを介して金属突起物を形成し、前記金属突起物
と外部リード端子とを加熱、加圧する事によつて接続す
るフィルムキャリヤ方式等に用いられる半導体装置に関
するものである。
端子である多数の電極リードを一度に接続出来る（いわ
ゆるギャングボンディング）ため、量産化、信頼性向上
が期特出来る。ワイヤレスボンディング法として種々の
方式があるが、本発明は半導体素子の電極端子上へバリ
アメタルを介して金属突起物を形成し、前記金属突起物
と外部リード端子とを加熱、加圧する事によつて接続す
るフィルムキャリヤ方式等に用いられる半導体装置に関
するものである。
まず、従来の半導体素子上に金属突起物を形成した装置
の構造、製造方法を第１図で説明する。
の構造、製造方法を第１図で説明する。
熱酸化膜、を有する半導体素子２上にアルミニウム配線
パターンが設けられ、このアルミニウム配線パターンは
同一材料で構成されるアルミニウム電極端子３と接続さ
れる。更に前記アルミニウム配線パターンを保護するた
めに全面にＣＶＤＳｉＯ２膜４を被着せしめ、アルミニ
ウム電極端子３上のみを光蝕刻法によつて開孔する。次
いでＣｒ一Ｃｕ等の複数層からなるバリヤメタル５を真
空蒸着法により連続蒸着によつて形成し、更にこのバリ
アメタルをメッキ電極として選択的にＡｕ、Ｃｕ等の金
属突起物６を１０〜３０μｍの高さに形成する。そして
バリアメタル５を選択的に除去し、第１図の半導体装置
が形成される。次に金属突起物６と例えばＳｎメッキさ
れたＣｕリード゛端子１１とを位置合せし、加圧、加熱
すれば、金属突起物がＡｕであれば、Ａｕ−Ｓｎの共晶
によつて、接触面附近は合金化し、第２図のごとく外部
に機械的、電気的な接続を得る事が出来る。
パターンが設けられ、このアルミニウム配線パターンは
同一材料で構成されるアルミニウム電極端子３と接続さ
れる。更に前記アルミニウム配線パターンを保護するた
めに全面にＣＶＤＳｉＯ２膜４を被着せしめ、アルミニ
ウム電極端子３上のみを光蝕刻法によつて開孔する。次
いでＣｒ一Ｃｕ等の複数層からなるバリヤメタル５を真
空蒸着法により連続蒸着によつて形成し、更にこのバリ
アメタルをメッキ電極として選択的にＡｕ、Ｃｕ等の金
属突起物６を１０〜３０μｍの高さに形成する。そして
バリアメタル５を選択的に除去し、第１図の半導体装置
が形成される。次に金属突起物６と例えばＳｎメッキさ
れたＣｕリード゛端子１１とを位置合せし、加圧、加熱
すれば、金属突起物がＡｕであれば、Ａｕ−Ｓｎの共晶
によつて、接触面附近は合金化し、第２図のごとく外部
に機械的、電気的な接続を得る事が出来る。
ところがこの加圧、加熱する工程によつて、金属突起物
６に著しく圧力が加わる。
６に著しく圧力が加わる。
この圧力裔お虫常、金属突起物６の平面積が３０×５０
μｍ程度のもので約２０Ｖの圧力を必要とする。すなわ
ち１３００に９／ｃｗｉもの圧力が加わる。この圧力が
金属突起物６に対して全加圧が垂直１２に加わつたり、
加圧治具の横すベーあるいはリード゛端子１１の横すベ
ーによつて金属突起物６の横方向１３に加圧される。本
発明者らの検討によれば前者の圧力の場合にはＣＶＤＳ
ｉＯ，膜４が金属突起物６と電極端子３との間にはさま
れて、クラツク６′が発生することが判明した。更に後
者の圧力の場合には、金属突起物６が軟らかい電極端子
３を横方向におしやり（変形）、このために堅（℃ＶＤ
ＳＫ）２膜４にクラツク６′ｌ）１発生する。そして、
クラツク６′より外部から腐蝕性溶液が浸入すれば金属
突起物６の下にある電極端子３は腐蝕され、金属突起物
６の附着強度を著じるしく低下さすばかりでなく、電気
的不良をも発生させる結果になつていた。
μｍ程度のもので約２０Ｖの圧力を必要とする。すなわ
ち１３００に９／ｃｗｉもの圧力が加わる。この圧力が
金属突起物６に対して全加圧が垂直１２に加わつたり、
加圧治具の横すベーあるいはリード゛端子１１の横すベ
ーによつて金属突起物６の横方向１３に加圧される。本
発明者らの検討によれば前者の圧力の場合にはＣＶＤＳ
ｉＯ，膜４が金属突起物６と電極端子３との間にはさま
れて、クラツク６′が発生することが判明した。更に後
者の圧力の場合には、金属突起物６が軟らかい電極端子
３を横方向におしやり（変形）、このために堅（℃ＶＤ
ＳＫ）２膜４にクラツク６′ｌ）１発生する。そして、
クラツク６′より外部から腐蝕性溶液が浸入すれば金属
突起物６の下にある電極端子３は腐蝕され、金属突起物
６の附着強度を著じるしく低下さすばかりでなく、電気
的不良をも発生させる結果になつていた。
本発明は外部リードとの接続の際の加圧によつて生じる
ＣＶＤＳｉＯ２膜のクラツクを積極的に防止し、信頼性
の高い金属突起物を有する半導体装置を提供するもので
ある。
ＣＶＤＳｉＯ２膜のクラツクを積極的に防止し、信頼性
の高い金属突起物を有する半導体装置を提供するもので
ある。
第３図によつて本発明の一実施例にかかる半導体装置お
よびその製造方法を説明する。
よびその製造方法を説明する。
半導体素子（図示せず）が形成されたＳｉ等の半導体基
板２１に設けた酸化膜２２上に半導体基板２１内に形成
した各機能素子群を電気的に接続するためにアルミニウ
ム配線パターン（図示せず）が形成され、基板２１の端
部のアルミニウム配線パターンは電極端子２３となる。
次にアルミニウム配線パターンを電気的あるいは機械的
に保護するためにＣＶＤＳｉＯ，膜２４が全面に被着さ
れ、前記電極端子２３上には外部との接続のために端子
２３よりも大き目に光蝕刻法によりＣＶＤＳｉＯ２膜２
４に開孔部２５が形成される（第３図Ａ，ｂ）。
板２１に設けた酸化膜２２上に半導体基板２１内に形成
した各機能素子群を電気的に接続するためにアルミニウ
ム配線パターン（図示せず）が形成され、基板２１の端
部のアルミニウム配線パターンは電極端子２３となる。
次にアルミニウム配線パターンを電気的あるいは機械的
に保護するためにＣＶＤＳｉＯ，膜２４が全面に被着さ
れ、前記電極端子２３上には外部との接続のために端子
２３よりも大き目に光蝕刻法によりＣＶＤＳｉＯ２膜２
４に開孔部２５が形成される（第３図Ａ，ｂ）。
次に開孔部２５を含め全面にＣｒ−Ｃｕ，Ｃｒ一Ｎｉ等
で構成されるバリヤメタル層２６を真空蒸着法により連
続して形成し、光蝕刻法により前記ＣＶＤＳｉＯ，の開
孔部２５よりも大きい領域にバリヤメタル層２６を残存
させる（第３図Ｃ，ｄ）。
で構成されるバリヤメタル層２６を真空蒸着法により連
続して形成し、光蝕刻法により前記ＣＶＤＳｉＯ，の開
孔部２５よりも大きい領域にバリヤメタル層２６を残存
させる（第３図Ｃ，ｄ）。
この工程により電極端子２３の全領域とＣＶＤＳｉＯ２
膜２４０一部の領域を覆う如くにバリヤメタル層２６が
形成される。次いでバリヤメタル層２６上に選択的に電
解メツキ法によりＡｕ，Ｃｕ等の金属突起物２７を形成
すれば第３図ｅの構造を得る事が出来る。
膜２４０一部の領域を覆う如くにバリヤメタル層２６が
形成される。次いでバリヤメタル層２６上に選択的に電
解メツキ法によりＡｕ，Ｃｕ等の金属突起物２７を形成
すれば第３図ｅの構造を得る事が出来る。
第３図ｅの如くの構成であれば、金属突起物２７と電極
端子２３との間にＣＶＤＳｉＯ２膜が介在していないと
ともに、第２図で説明した様に外部リードと金属突起物
との接合の際に生じる電極端子２３の変形に伴なうＣＶ
ＤＳｉＯ２のクラツク発生がない。したがつてアルミニ
ウム配線パターンと接続されている電極端子２３の腐蝕
が発生しないから金属突起物の強度の低下および電気的
不良等による信頼性の低下が生じない。以上のように、
本発明は電極端子部の上に絶縁膜がないため、この保護
用絶縁膜のクラツクの発生をなくすることができ、金属
突起物を有する半導体装置に大きく寄与するものである
。
端子２３との間にＣＶＤＳｉＯ２膜が介在していないと
ともに、第２図で説明した様に外部リードと金属突起物
との接合の際に生じる電極端子２３の変形に伴なうＣＶ
ＤＳｉＯ２のクラツク発生がない。したがつてアルミニ
ウム配線パターンと接続されている電極端子２３の腐蝕
が発生しないから金属突起物の強度の低下および電気的
不良等による信頼性の低下が生じない。以上のように、
本発明は電極端子部の上に絶縁膜がないため、この保護
用絶縁膜のクラツクの発生をなくすることができ、金属
突起物を有する半導体装置に大きく寄与するものである
。
第１図は従来の金属突起物を有する半導体装置の断面図
、第２図は従来の構成で接合時に発生したＣＶＤＳｉＯ
，膜のクラツクによる電極端子の腐蝕を示す断面図、第
３図は本発明の一実施例にかかる半導体装置の製造工程
図でＡ，ｃ，ｅは断面図、Ｂ，ｄはそれぞれＡ，ｃの平
面図である。 ２１・・・・・・半導体基板、２２・・・・・・酸化膜
、２３・・・・・・電極端子、２４・・・・・・ＣＶＤ
ＳｉＯ，膜、２５・・・・・・開孔部、２６・・・・・
・バリアメタル層、２７・・・・・・金属突起物。
、第２図は従来の構成で接合時に発生したＣＶＤＳｉＯ
，膜のクラツクによる電極端子の腐蝕を示す断面図、第
３図は本発明の一実施例にかかる半導体装置の製造工程
図でＡ，ｃ，ｅは断面図、Ｂ，ｄはそれぞれＡ，ｃの平
面図である。 ２１・・・・・・半導体基板、２２・・・・・・酸化膜
、２３・・・・・・電極端子、２４・・・・・・ＣＶＤ
ＳｉＯ，膜、２５・・・・・・開孔部、２６・・・・・
・バリアメタル層、２７・・・・・・金属突起物。
Claims (1)
- １ 半導体素子上に形成されたＡｌ配線パターン上を保
護する絶縁膜が前記Ａｌ配線パターンの電極端子部より
も大きい開孔部を前記電極端子部近傍に有すると共に、
前記開孔部近傍に被着形成されりバリヤメタルの領域が
、前記開孔部よりも大きく、かつ金属突起物と前記バリ
ヤメタルとの接触面が前記開孔部よりも小さい事を特徴
とする金属突起物を有する半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP54084642A JPS5937579B2 (ja) | 1979-07-04 | 1979-07-04 | 金属突起物を有する半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP54084642A JPS5937579B2 (ja) | 1979-07-04 | 1979-07-04 | 金属突起物を有する半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS568850A JPS568850A (en) | 1981-01-29 |
| JPS5937579B2 true JPS5937579B2 (ja) | 1984-09-11 |
Family
ID=13836338
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP54084642A Expired JPS5937579B2 (ja) | 1979-07-04 | 1979-07-04 | 金属突起物を有する半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5937579B2 (ja) |
-
1979
- 1979-07-04 JP JP54084642A patent/JPS5937579B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS568850A (en) | 1981-01-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4494688A (en) | Method of connecting metal leads with electrodes of semiconductor device and metal lead therefore | |
| US3952404A (en) | Beam lead formation method | |
| US4263606A (en) | Low stress semiconductor device lead connection | |
| JP4344560B2 (ja) | 半導体チップおよびこれを用いた半導体装置 | |
| JP2772606B2 (ja) | 集積半導体デバイス上にバンプ構造を形成する方法 | |
| JP3261912B2 (ja) | バンプ付き半導体装置およびその製造方法 | |
| JPS5937579B2 (ja) | 金属突起物を有する半導体装置 | |
| JPH03101234A (ja) | 半導体装置の製造方法 | |
| JPS62266842A (ja) | 半導体装置及びその製造方法 | |
| JPH0758112A (ja) | 半導体装置 | |
| EP0540519B1 (en) | Method for making a thermal compression bond | |
| JPH0373535A (ja) | 半導体装置およびその製造方法 | |
| JPH11186423A (ja) | ハーメチックシールカバーおよびその製造方法 | |
| JPH04731A (ja) | 半導体装置及びその製造方法 | |
| JPH03101233A (ja) | 電極構造及びその製造方法 | |
| JPS628031B2 (ja) | ||
| JPS60170246A (ja) | 半導体装置及びその製造方法 | |
| JPH03112135A (ja) | 半導体装置およびその製造方法 | |
| JPS5823940B2 (ja) | 半導体装置の電極形成方法 | |
| JP2614237B2 (ja) | 半導体装置の製造方法 | |
| JPS6057219B2 (ja) | 半導体装置 | |
| JPS61239647A (ja) | 半導体装置 | |
| JPS6056296B2 (ja) | 半導体装置 | |
| JPH031834B2 (ja) | ||
| JPH08148527A (ja) | 半導体装置 |