JPS5939768B2 - 入出力システム - Google Patents

入出力システム

Info

Publication number
JPS5939768B2
JPS5939768B2 JP13718980A JP13718980A JPS5939768B2 JP S5939768 B2 JPS5939768 B2 JP S5939768B2 JP 13718980 A JP13718980 A JP 13718980A JP 13718980 A JP13718980 A JP 13718980A JP S5939768 B2 JPS5939768 B2 JP S5939768B2
Authority
JP
Japan
Prior art keywords
data
channel
transfer
compatible
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP13718980A
Other languages
English (en)
Other versions
JPS5762432A (en
Inventor
浩 長谷川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP13718980A priority Critical patent/JPS5939768B2/ja
Publication of JPS5762432A publication Critical patent/JPS5762432A/ja
Publication of JPS5939768B2 publication Critical patent/JPS5939768B2/ja
Expired legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING OR CALCULATING; COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • G06F13/40Bus structure

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Information Transfer Systems (AREA)

Description

【発明の詳細な説明】 本発明は、入出力システム、特にチャネルと入出力制御
装置との間にチャネル対応転送装置と下位装置対応転送
装置とを介在させ、上記チャネルと下位装置との間のケ
ーブル長が長大になる場合における転送時間の遅れを解
消するようにした入出力システムに関するものである。
データ処理システムにおいては、チャネルと入出力制御
装置との間でのデータ転送は予め定められたインタフェ
ースが存在し、例えば1バイト単位でデータ送受信を確
認しつつ転送するようにされている。
このための確認処理が行なわれることもあつて、チャネ
ルと入出力制御装置との間のケーブル長が大となるにつ
れて転送速度が大幅に低下する。最近、上記チャネルと
入出力制御装置との間の距離が大となる場合があり、上
記転送速度の低下が大きい問題となる。本発明は上記の
問題を解決することを目的としており、チャネルと入出
力制御装置との夫々のインタフェースを変更することな
く、転送装置を介・ 在せしめて上記の目的を解決する
ことを目的としている。
そしてそのため、本発明の入出力システムはチャネルと
当該チャネル配下の入出力制御装置との間で予め定めら
れたp(p≧1)バイト単位で互に確認をとりつつpバ
イト単位の情報を転・ 送する入出力システムにおいて
、少なくともpバイト以上の記憶容量をもつn個のバッ
ファをもつと共に上記チャネルに対してpバイト単位で
のデータ転送インタフエースをもちかつ下位装置側に対
して予め定めたq(q>p)バイト単位でのデータ転送
インタフエースをもつチャネル対応転送装置、および少
なくともpバイト以上の記憶容量をもつm(m=nを含
む)個のバツフアをもつと共に上記入出力制御装置に対
してpバイト単位でのデータ転送インタフエースをもち
かつ上位装置側に対して上記qバイト単位でのデータ転
送インタフエースをもつ下位装置対応転送装置をもうけ
、上記チヤネル対応転送装置は、上記入出力制御装置側
へのデータ転送モード時に、自己のバツフアに空きが存
在することを条件に上記チヤネルに対してデータ転送要
求を発してデータを受信し、かつ受信データが存在する
ことを条件に上記下位装置対応転送装置からのデータ転
送要求に対応してデータ転送を行ない、上記下位装置対
応転送装置は、上記チャネル側へのデータ転送モード時
に、自己のバツフアに空きが存在することを条件に上記
入出力制御装置からのデータ転送要求に対応してデータ
を受信し、かつ受信データが存在し上記チヤネル対応転
送装置のバツフアに空きが存在することを条件に上記チ
ャネル対応転送装置にデータ転送を行なうことを特徴と
している。以下図面を参照しつつ説明する。図は本発明
の一実施例を示す。
図中の符号1はチヤネル、2は下位装置であつて入出力
制御装置(0C)に対応するもの、3Aはチャネル対応
転送装置、3Bは下位装置対応転送装置、4は転送装置
間データ通信回線、5A,5Bは夫々対上位装置送信部
、6A,6Bは夫々対上位装置受信部、7A,7Bは夫
々対下位装置送信部、8A,8Bは夫々対下位装置受信
部、9A1ないし9Bnは夫々pバイト以上の記憶容量
をもつバツフア、10A,10Bは夫々バツフア・スト
ア制御用ストア・カウンタ、11A,11Bは夫々バツ
フア・ロード制御用ロード・カウンタ、12A,12B
は夫々タイミング制御部、13A,13Bは夫々マルチ
プレクサを表わしている。本願明細書冒頭に述べた如く
、チヤネル1と下位装置2との間の距離が大となるに対
応して、データ転送速度が大きく低下する。
このために本発明においては、チヤネル1に対するイン
タフエースをもつチヤネル対応転送装置3Aと、下位装
置2に対するインタフエースをもつ下位装置対応転送装
置3Bとをもうけ、チヤネル1と下位装置2とが直接ケ
ーブルによつて連繋されている場合と夫々のインタフェ
ースに関して全く同一にするようにしている。一方チャ
ネル対応転送装置3Aと下位装置対応転送装置3Bとに
は夫々、1バイト以上の記憶容量をもつバツフア9A1
ないし9Anとバツフア9B1ないし9Bnとをもうけ
てデータ転送を行ない得るようにされる。今チヤネル1
から下位装置2側へデータ転送を行なう第1のモードで
の転送であるものとするとき、次のように行なわれる。
即ち(1)チヤネル対応転送装置3Aは、自己のバツフ
ア9A1ないし9Anに所定量分(以下1ブカツクとい
う)の空きがあることを条件に、チヤネル1に対してデ
ータ転送要求を発する。
(2)チヤネル1から1バイト単位で転送されてくるデ
ータは、ストア・カウンタ10Aによるアドレス制御に
よつて、例えばバツフア9A1ヘスドアされ、次いでバ
ツフア9A2ヘスドアされ、・・・・・・バツフア9A
nヘスドアされ、バツフア9A1ヘスドアされるよう順
次バツフアへ格納される。
(3)そして、1プロツク(qバイト)分のデータを受
信し終ると、1プロツク分が受信され終つたことを指示
するフラグを立てる。
(4)チヤネル対応転送装置3Aは、下位装置対応転送
装置3Bからのデータ転送要求がありかつ少なくとも1
プロツク分のデータがバツフア9A1ないし9Anに格
納され終つていれば、プロツク単位で下位装置対応転送
装置3Bに転送される。
即ち、図示ロード・カウンタ11Aによるアドレス制御
によつて、例えばバツフア9A1からロードされ、バツ
フア9A2からロードされ、・・・・・・バツフア9A
nからロードされ、バツフア9A1からロードされる形
となり、マルチプレクサ13A、送信部7A、受信部6
Bを介して下位装置対応転送装置3Bに転送される。そ
して、転送が終ると上記フラグを落すようにする。(5
)下位装置対応転送装置3Bにおいては、上記処理(4
)に対応するデータ転送に対応して、ストア・カウンタ
10Bによるアドレス制御によつて、バツフア9B1,
9B2,・・・・・・9Bn,9B1c・・・・・の如
く各バツフアにデータが格納されてゆく。
そして1プロツク分が受信されていることを指示するフ
ラグを立てる。(6)下位装置対応転送装置3Bは、下
位装置2からのデータ転送要求がありかつ少なくとも1
プロツク分のデータが受信されていることを条件として
、1バイト単位で下位装置2に対してデータ転送を行な
う。
この間の制御は、ロード・カウンタ11Bによるアドレ
ス制御によつて、バッフア9B1,9B2,・・・・・
・,9Bn,9B1,・・・・・・の如くデータが読出
され、送信部7Bを介して転送される。そして転送が終
ると上記フラグを落すようにする。(7)なお転送停止
はチヤネル1あるいは下位装置2からの指示によつて行
なわれる。
即ちチヤネル1からの指示に対して、チャネル対応転送
装置3Aはチャネル1に対するデータ転送要求送出を停
止し、自己のバツフア9A1ないし9An内に存在する
データをすべて下位装置対応転送装置3Bに転送し、終
了すると転送停止信号を下位装置対応転送装置3Bに対
して送出する。転送停止信号を受けた下位装置対応転送
装置3Bはチャネル対応転送装置3Aに対するデータ転
送要求送出を停止し、自己のバツフア9B1ないし9B
n内に存在するデータをすべて下位装置2へ転送した時
点で下位装置2に対するデータ転送停止を指示する。ま
た下位装置2から転送停止を受けた場合、下位装置対応
転送装置3Bは下位装置2に対するデータ転送を停止し
、チヤネル対応転送装置3Aに対してデータ転送停止を
指示する。指示を受けたチヤネル対応転送装置3Aはチ
ャネル1に対して転送停止を指示する。次に下位装置2
からチャネル1側へデータ転送を行なう第2のモードで
の転送であるものとするとき次のように行なわれる。
(8)下位装置対応転送装置3Bは、下位装置2からの
データ転送要求に対応して自己のバツフアに空きが存在
することを条件に下位装置2からのデ一汐を受信する。
即ち、ストア・カウンタ10Bによるアドレス制御によ
つて、バツフア9B1,9B2,・・・・・・,9Bn
,9B1・・・・・・の如くデータを1バイトずつ格納
してゆく。そして1プロツク分が受信されたことを指示
するフラグを立てる。(9)そして下位装置対応転送装
置3Bはチヤネル対応転送装置3Aからのデータ転送要
求に対応して1プロツクのデータ転送を行なう。
チヤネル対応転送装置3Aにおいてバツフア9A1ない
し9Anに1プロツク分の空きがありかつ下位装置対応
転送装置3Bにおけるバツフア9B1ないし9Bnに1
プロツク分以上のデータが存在すれば、下位装置対応転
送装置3Bとチヤネル対応転送装置3Aとの間でデータ
転送が行なわれる。そしてデータ転送が終了すると下位
装置対応転送装置3Bはフラグを落す。σ0)チヤネル
対応転送装置は、少なくとも1プロツク分のデータ転送
を受信すると、チヤネル1に対してデータ転送要求を発
して1バイトずつデータ転送を行なう。
データ転送が終了するとフラグを落す。00なお、転送
停止は下位装置2あるいはチャネル1からの指示によつ
て行なわれる。
即ち下位装置2からの指示に対して、下位装置対応転送
装置3Bは自己のバツフア9B1ないし9Bn内に存在
するデータをすべてチャネル対応転送装置3Aに転送し
たとき当該チヤネル対応転送装置3Aに対して転送停止
信号を送出する。転送停止信号を受信したチャネル対応
転送装置3Aは自己のバツフア9A1ないし9Anに存
在するデータをチャネル1へ転送してしまうとチヤネル
1に対してデータ転送指示を行なう。以上説明した如く
、本発明によれば、チヤネル対応転送装置と下位装置対
応転送装置との間でqバイト単位でのデータ転送が行な
われる形となり、チャネル1と下位装置2との間で直接
的に1バイト単位のデータ転送を行なう場合に生じる転
送確認処理のために時間遅れが大幅に改善される。
【図面の簡単な説明】
図は本発明の一実施例構成を示す。 図中1はチヤネル、2は下位装置、3Aはチヤネル対応
転送装置、3Bは下位装置対応転送装置、9A1ないし
9Anおよび9B1ないし9Bnは夫々バツフアを表わ
す。

Claims (1)

    【特許請求の範囲】
  1. 1 チャネルと当該チャネル配下の入出力制御装置との
    間で予め定められたp(p≧1)バイト単位で互に確認
    をとりつつpバイト単位の情報を転送する入出力システ
    ムにおいて、少なくともpバイト以上の記憶容量をもつ
    n個のバッファをもつと共に上記チャネルに対してpバ
    イト単位でのデータ転送インタフェースをもちかつ下位
    装置側に対して予め定めたq(q>p)バイト単位での
    データ転送インタフェースをもつチャネル対応転送装置
    、および少なくともpバイト以上の記憶容量をもつm(
    m=nを含む)個のバッファをもつと共に上記入出力制
    御装置に対してpバイト単位でのデータ転送インタフェ
    ースをもちかつ上位装置側に対して上記qバイト単位で
    のデータ転送インタフェースをもつ下位装置対応転送装
    置をもうけ、上記チャネル対応転送装置は、上記入出力
    制御装置側へのデータ転送モード時に、自己のバッファ
    に空きが存在することを条件に上記チャネルに対してデ
    ータ転送要求を発してデータを受信し、かつ受信データ
    が存在することを条件に上記下位装置対応転送装置から
    のデータ転送要求に対応してデータ転送を行ない、上記
    下位装置対応転送装置は、上記チャネル側へのデータ転
    送モード時に、自己のバッファに空きが存在することを
    条件に上記入出力制御装置からのデータ転送要求に対応
    してデータを受信し、かつ受信データが存在し上記チャ
    ネル対応転送装置のバッファに空きが存在することを条
    件に上記チャネル対応転送装置にデータ転送を行なうこ
    とを特徴とする入出力システム。
JP13718980A 1980-10-01 1980-10-01 入出力システム Expired JPS5939768B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP13718980A JPS5939768B2 (ja) 1980-10-01 1980-10-01 入出力システム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13718980A JPS5939768B2 (ja) 1980-10-01 1980-10-01 入出力システム

Publications (2)

Publication Number Publication Date
JPS5762432A JPS5762432A (en) 1982-04-15
JPS5939768B2 true JPS5939768B2 (ja) 1984-09-26

Family

ID=15192874

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13718980A Expired JPS5939768B2 (ja) 1980-10-01 1980-10-01 入出力システム

Country Status (1)

Country Link
JP (1) JPS5939768B2 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59100656A (ja) * 1982-11-30 1984-06-09 Yokogawa Hokushin Electric Corp ハンドシエイク伝送方式
US4542457A (en) * 1983-01-11 1985-09-17 Burroughs Corporation Burst mode data block transfer system
GB2141042B (en) * 1983-03-15 1986-12-31 Johnson Matthey Plc Gauze/wire pad pack segments for catalytic reactor
JPS60120458A (ja) * 1983-12-05 1985-06-27 Nec Corp デ−タ転送装置
JPH07104828B2 (ja) * 1987-01-12 1995-11-13 富士通株式会社 データ転送用バッファ回路
DE3889550T2 (de) * 1987-01-12 1994-09-01 Fujitsu Ltd Datenübertragungspufferschaltungen für Datenaustausch.

Also Published As

Publication number Publication date
JPS5762432A (en) 1982-04-15

Similar Documents

Publication Publication Date Title
US5428616A (en) Measuring packet transmission delays
US4692862A (en) Rapid message transmission system between computers and method
JPS5939768B2 (ja) 入出力システム
US5148537A (en) Method and apparatus for effecting an intra-cache data transfer
JPH03191649A (ja) 高速データ転送の方法とその装置
JPH02260845A (ja) Atmセル多重化装置
JPS6029987B2 (ja) デ−タ転送制御方式
JPH0311142B2 (ja)
JPS59230346A (ja) 伝送装置の送受信デ−タのバツフアリング方式
JP2520303B2 (ja) デ―タバッファ管理方式
JP2773198B2 (ja) データ転送装置
JPH0220027B2 (ja)
JPS5955507A (ja) 並列処理型プログラマブル・コントロ−ラの制御方式
JP3458383B2 (ja) バス間接続方式
JP3463845B2 (ja) データ伝送制御装置
JPH0730610A (ja) データ転送装置
JPH01311650A (ja) データ転送方法
JPH01201763A (ja) データ転送方式
JPS63132551A (ja) 通信制御装置
JPH01291350A (ja) チャネル装置
JPH0522245A (ja) Tdm装置
JPS61196353A (ja) 多重化バス制御方式
JPH03942B2 (ja)
JPH0137018B2 (ja)
JPS63188258A (ja) データ転送方法