JPS593993A - 薄膜回路基板の製造方法 - Google Patents
薄膜回路基板の製造方法Info
- Publication number
- JPS593993A JPS593993A JP57112212A JP11221282A JPS593993A JP S593993 A JPS593993 A JP S593993A JP 57112212 A JP57112212 A JP 57112212A JP 11221282 A JP11221282 A JP 11221282A JP S593993 A JPS593993 A JP S593993A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- substrate
- circuit board
- holes
- film circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000010409 thin film Substances 0.000 title claims description 30
- 238000000034 method Methods 0.000 title claims description 7
- 239000000758 substrate Substances 0.000 claims description 16
- 239000004020 conductor Substances 0.000 claims description 12
- 238000004519 manufacturing process Methods 0.000 claims description 9
- 239000010408 film Substances 0.000 claims description 8
- 239000011521 glass Substances 0.000 claims description 7
- 238000000151 deposition Methods 0.000 claims 1
- 238000005530 etching Methods 0.000 claims 1
- 210000003141 lower extremity Anatomy 0.000 claims 1
- 238000004544 sputter deposition Methods 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000000919 ceramic Substances 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000010304 firing Methods 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
- 235000019605 sweet taste sensations Nutrition 0.000 description 1
Landscapes
- Parts Printed On Printed Circuit Boards (AREA)
- Apparatuses And Processes For Manufacturing Resistors (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は薄膜回路基板の製造方法に関する。
近年、電子機器の高密度化、高性能化の要求に供い、混
成集積回路に使用される薄膜回路基板の高密度化も進ん
でいる。例えば、基板の表面両面に、パターンを形成し
、これらのパターンを基板にあらかじめ形成されたスル
ーホールを介して接続するこ°とによシ所望の回路網を
形成する技術がある。これは、高密度化、及び小型化を
実現するためには非常に有力な手段である。
成集積回路に使用される薄膜回路基板の高密度化も進ん
でいる。例えば、基板の表面両面に、パターンを形成し
、これらのパターンを基板にあらかじめ形成されたスル
ーホールを介して接続するこ°とによシ所望の回路網を
形成する技術がある。これは、高密度化、及び小型化を
実現するためには非常に有力な手段である。
本発明は、上記のようなスルーホールを有する薄膜回路
基板の製造方法に関するものである。
基板の製造方法に関するものである。
第１図に従来のスルーホールを有する薄膜回路基板の断
面を示す。スルーホール２の形成されたセラミック等の
絶縁基板１０片面に（時には両面）薄膜抵抗体３をスパ
ッタリング等で被着形成しく第、１図（イ））、次に基
板の両面及びスルーホールの管壁に薄膜導体４を蒸着あ
るいはスパッタリングで被着する。（第１図（ロ））、
次にホトエツチング技術等によハ薄膜導体４、薄膜抵抗
体３をそれぞれ所望のパターンに形成し、回路網を形成
する。（ｉｔ図（ハ））、上記の製造方法において、第
１図（ロ）、（／号に７４ｔすように、スルーホールの
角の領域５は、直角に近い形状をしているため、薄膜導
体４の被着郊゛が少々くなり、断線等のように電気的導
通が不充分になＱやすく、号た、機械的強度も弱い。
面を示す。スルーホール２の形成されたセラミック等の
絶縁基板１０片面に（時には両面）薄膜抵抗体３をスパ
ッタリング等で被着形成しく第、１図（イ））、次に基
板の両面及びスルーホールの管壁に薄膜導体４を蒸着あ
るいはスパッタリングで被着する。（第１図（ロ））、
次にホトエツチング技術等によハ薄膜導体４、薄膜抵抗
体３をそれぞれ所望のパターンに形成し、回路網を形成
する。（ｉｔ図（ハ））、上記の製造方法において、第
１図（ロ）、（／号に７４ｔすように、スルーホールの
角の領域５は、直角に近い形状をしているため、薄膜導
体４の被着郊゛が少々くなり、断線等のように電気的導
通が不充分になＱやすく、号た、機械的強度も弱い。
従って、１基板内に多数のスルーホールが含−止れる場
合、薄膜回路基板の歩留りも低下することになる。
合、薄膜回路基板の歩留りも低下することになる。
本発明は薄膜抵抗体及び薄膜導体の抄着形成に先立ちス
ルーホール部に厚膜ガラスペーストを基板の両面から印
刷し焼成することかてより、上紀欠、壱全除去し、高歩
留りで薄物回路基板を形成する製造方法を提供するもの
である。
ルーホール部に厚膜ガラスペーストを基板の両面から印
刷し焼成することかてより、上紀欠、壱全除去し、高歩
留りで薄物回路基板を形成する製造方法を提供するもの
である。
９下図面？診照して本発明の詳細な説明する。
第２ン−・イ〜（に）は本発明の一実施例の断面図であ
る。
る。
スルーホール２全有するセラミック等の絶縁基板１の両
面ＶＣＣ馬力ガラスペースト６全印刷焼成する。（第２
区１（イ）ノ淳膜ガラスペース１を印刷方式でｖ府した
場合、焼成後の膜厚は荊常１０〜数１０／ｕｍであり、
才だ焼成工程でガラスの表向づ長刀の効果により、第２
図（イ）に示すようにスルーホールの角の領域は直角に
近い状態から捷る味を持った状態になる。
面ＶＣＣ馬力ガラスペースト６全印刷焼成する。（第２
区１（イ）ノ淳膜ガラスペース１を印刷方式でｖ府した
場合、焼成後の膜厚は荊常１０〜数１０／ｕｍであり、
才だ焼成工程でガラスの表向づ長刀の効果により、第２
図（イ）に示すようにスルーホールの角の領域は直角に
近い状態から捷る味を持った状態になる。
次に薄膜抵抗体３を基板の片面、あるいけ両面にスパッ
タリング等で被着する。（第２図（ロ））、必要に応じ
ては、コンデンサ等を形成するための厚膜を破着するこ
ともある。
タリング等で被着する。（第２図（ロ））、必要に応じ
ては、コンデンサ等を形成するための厚膜を破着するこ
ともある。
次に基板の両面から薄膜導体４（例えは、１ｌｉ−Ｐｄ
−Ａｕ 、 ＝！：）るいはＮ ｉ Ｃｒ−Ａ ｕ等）
ヲスパッタリング、あるいは蒸着によりそｒぞれ被着す
る○（第２図ｈ）この時スルーホールの角の領域５′は
ガラス層の形成により、甘る味を持っているため、薄膜
導体４をスルーホールの角の領域５′にも、必要な膜厚
を確保して被層できる。次に、ホトエツチング等の方法
で、前記薄膜抵抗体３、薄膜導体４を所望のパターンに
形成する。（第２図（に））以上の工程によりスルーホ
ールを有する薄膜回路基板が形成される。
−Ａｕ 、 ＝！：）るいはＮ ｉ Ｃｒ−Ａ ｕ等）
ヲスパッタリング、あるいは蒸着によりそｒぞれ被着す
る○（第２図ｈ）この時スルーホールの角の領域５′は
ガラス層の形成により、甘る味を持っているため、薄膜
導体４をスルーホールの角の領域５′にも、必要な膜厚
を確保して被層できる。次に、ホトエツチング等の方法
で、前記薄膜抵抗体３、薄膜導体４を所望のパターンに
形成する。（第２図（に））以上の工程によりスルーホ
ールを有する薄膜回路基板が形成される。
以上の述べたように、本発明によれば、スルーホールの
角の領域に、充分な膜厚でＮｊ膜導体が抜Ｍｌ成される
ため、スルーホールによる基板表裏両面の電気的接続が
充分確保される。また従来技術では、スルーホール部の
接続不良による薄膜回路基板の歩留り低下が大きな問題
であったが、本発明ではこのような問題がなく、高歩留
りで薄膜回路基板のＷ″（造が可能である。
角の領域に、充分な膜厚でＮｊ膜導体が抜Ｍｌ成される
ため、スルーホールによる基板表裏両面の電気的接続が
充分確保される。また従来技術では、スルーホール部の
接続不良による薄膜回路基板の歩留り低下が大きな問題
であったが、本発明ではこのような問題がなく、高歩留
りで薄膜回路基板のＷ″（造が可能である。
第１図（イ）〜し→は従来の製造方法によるスルーホー
ルを有する薄膜回路基板の製造工程の断面図、第２図（
イ）〜に））は本発明によるスルーホールを有する薄物
回路基板の製造工程の断面図である。 なお図において、ｌ・・・・・・絶縁基板、２・・・・
・・スルーホール、３・・・・・・薄膜抵抗体、４・・
・・・・薄膜導体、５．５′・・・・・・スルーホール
角の領域、６・・・・・・ガラス層、である。
ルを有する薄膜回路基板の製造工程の断面図、第２図（
イ）〜に））は本発明によるスルーホールを有する薄物
回路基板の製造工程の断面図である。 なお図において、ｌ・・・・・・絶縁基板、２・・・・
・・スルーホール、３・・・・・・薄膜抵抗体、４・・
・・・・薄膜導体、５．５′・・・・・・スルーホール
角の領域、６・・・・・・ガラス層、である。
Claims (1)
- スルーホールを有する絶縁基板において、少なくともス
ルーホールを含む領域に、厚膜ガラスペーストラ、絶縁
基板の両面からそれぞれ印刷し、しかる後肢基板を焼成
する第１の工程と、第１の工程を経た該基板の片面、あ
るいは両面に薄膜抵抗体を被着形成する第２の工程と、
第１．第２の工程を経た該基板の両面に薄膜導体を被着
する第３の工程と、第１．第２．第３の工程を経た該基
板上の薄膜導体及び薄膜抵抗体を所望のパターンにエツ
チングする第４の工程からなることを特徴とした薄膜回
路基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57112212A JPS593993A (ja) | 1982-06-29 | 1982-06-29 | 薄膜回路基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57112212A JPS593993A (ja) | 1982-06-29 | 1982-06-29 | 薄膜回路基板の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS593993A true JPS593993A (ja) | 1984-01-10 |
Family
ID=14581054
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57112212A Pending JPS593993A (ja) | 1982-06-29 | 1982-06-29 | 薄膜回路基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS593993A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08222852A (ja) * | 1995-02-14 | 1996-08-30 | Nikko Co | 導体充填スルーホールの製造方法 |
-
1982
- 1982-06-29 JP JP57112212A patent/JPS593993A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08222852A (ja) * | 1995-02-14 | 1996-08-30 | Nikko Co | 導体充填スルーホールの製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS593993A (ja) | 薄膜回路基板の製造方法 | |
| JPH05152130A (ja) | 複合インダクタおよびその製造方法 | |
| JPH10294565A (ja) | 多層回路基板 | |
| JPH0945830A (ja) | チップ状電子部品 | |
| JP4051751B2 (ja) | 電子部品の端子の製造方法 | |
| JP2542128B2 (ja) | セラミック多層配線基板およびその製造法 | |
| JPS60171793A (ja) | 多層配線基板の製造方法 | |
| JP2734404B2 (ja) | セラミック配線基板およびその製造方法 | |
| JPS58186996A (ja) | 多層回路基板の製造方法 | |
| JPH0832236A (ja) | 多層セラミック基板 | |
| JPS5893300A (ja) | 多層プリント板の製造方法 | |
| JPS62242325A (ja) | チツプコンデンサ−の製造方法 | |
| JPH02166792A (ja) | 多層スルーホールおよびその形成方法 | |
| JPS6353994A (ja) | 中空多層用プリント板の製造方法 | |
| JP2770692B2 (ja) | 厚膜多層回路基板 | |
| JPS5820159B2 (ja) | 交叉配線を有する薄膜回路基板の製造方法 | |
| JPH066028A (ja) | プリント配線板の製造方法 | |
| JPS6185896A (ja) | 多層配線板 | |
| JPH0983090A (ja) | 電子部品 | |
| JPS6045095A (ja) | 厚膜多層基板の製造方法 | |
| JPH01287991A (ja) | クロスオーバ形成方法 | |
| JPS58147097A (ja) | 多層配線板の製造方法 | |
| JPS59225590A (ja) | 高密度多層配線基板 | |
| JPH03266514A (ja) | 厚膜型遅延線 | |
| JPS63102398A (ja) | セラミツク回路基板の製造方法 |