JPS594031A - 半導体製造装置 - Google Patents
半導体製造装置Info
- Publication number
- JPS594031A JPS594031A JP57112960A JP11296082A JPS594031A JP S594031 A JPS594031 A JP S594031A JP 57112960 A JP57112960 A JP 57112960A JP 11296082 A JP11296082 A JP 11296082A JP S594031 A JPS594031 A JP S594031A
- Authority
- JP
- Japan
- Prior art keywords
- furnace
- decompression
- semiconductor
- oxide film
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P95/00—Generic processes or apparatus for manufacture or treatments not covered by the other groups of this subclass
- H10P95/90—Thermal treatments, e.g. annealing or sintering
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明は半導体集積回路等の製造工程の一部である焼
な甘し処理を行なうもので、半導体基板内に行なった配
線を安定化する手段を改善した半導体製造装置に関する
。
な甘し処理を行なうもので、半導体基板内に行なった配
線を安定化する手段を改善した半導体製造装置に関する
。
半導体装置は、普通半導体基板上に形成した絶縁物の酸
化膜をマスクにして、Ｐ型あるいはＮ型の不純物を添加
するプレナシ技術が基本になってつくられる。この半導
体装置がダイオードまたはトランジスタ等の能動素子の
ように単７り： ＴＪ気回路累子を構成している場合、
配線は基板内の各半導体素子の電極からリード線を引き
出すだけでよく、またこのような構成の装置の用途も多
い。しかし他方、扱う電力が比較的小さく、能動素子の
他に抵抗、コンデンサ等の受動素子を含め、主らこれら
の被合的な組み合せによる機能の増大、小型化、故障率
の低減等を促進するために、半導体のＱ−、積回路（Ｉ
ＯｌＬ Ｓ Ｉ 、 Ｖ Ｔ、 Ｓ Ｉ等）化が計られ
ている。このよう慶集積回路を構成するには半導体基Ｐ
Ｖ内に多層構造の軍、気回路素子を形成し、それぞれを
有機的に結合する配線が必要になる。そして、集積の高
度化に伴い、アルミニウム等の配線金属も細くしなくて
はならない。し２かし、この場合の配線に十分な密着性
が得られないと、製造した半導体集積回路の電気特性に
ばらつきを生じてしまう。したがって、これらに対し期
待する動作を望むことはでき々くなる。ゆえに配線金属
をしっかりと基板に密ねするために焼々まし処理を行な
うものである。
化膜をマスクにして、Ｐ型あるいはＮ型の不純物を添加
するプレナシ技術が基本になってつくられる。この半導
体装置がダイオードまたはトランジスタ等の能動素子の
ように単７り： ＴＪ気回路累子を構成している場合、
配線は基板内の各半導体素子の電極からリード線を引き
出すだけでよく、またこのような構成の装置の用途も多
い。しかし他方、扱う電力が比較的小さく、能動素子の
他に抵抗、コンデンサ等の受動素子を含め、主らこれら
の被合的な組み合せによる機能の増大、小型化、故障率
の低減等を促進するために、半導体のＱ−、積回路（Ｉ
ＯｌＬ Ｓ Ｉ 、 Ｖ Ｔ、 Ｓ Ｉ等）化が計られ
ている。このよう慶集積回路を構成するには半導体基Ｐ
Ｖ内に多層構造の軍、気回路素子を形成し、それぞれを
有機的に結合する配線が必要になる。そして、集積の高
度化に伴い、アルミニウム等の配線金属も細くしなくて
はならない。し２かし、この場合の配線に十分な密着性
が得られないと、製造した半導体集積回路の電気特性に
ばらつきを生じてしまう。したがって、これらに対し期
待する動作を望むことはでき々くなる。ゆえに配線金属
をしっかりと基板に密ねするために焼々まし処理を行な
うものである。
以下この焼な甘し処理までの過程をシリコン半導体基板
を用いた例により説明する。
を用いた例により説明する。
まず、半導体基板の表面を酸化して酸化膜（Ｓ＋Ｃ）、
）を形成する。ついで、この酸化膜（８＋Ｏ，）をマス
クに利用して選択的にＰ型あるいはＮ型の不純物全基板
内に拡散させ、多層構造の能ル、１１素子および受動素
子を形成する。
）を形成する。ついで、この酸化膜（８＋Ｏ，）をマス
クに利用して選択的にＰ型あるいはＮ型の不純物全基板
内に拡散させ、多層構造の能ル、１１素子および受動素
子を形成する。
上記酸化ｌｌ５（Ｓ ｉ Ｏ，：）や、不純物の拡散源
として形成するリン・ケイ酸ガラス（Ｌ’８Ｇ）膜゛ま
たはホウ素・ケイ酸ガラス（ＢＳＧ）膜等のＯＶ Ｉ）
肱は絶縁物々ので各素子の電気特性の保護膜の役目を
させて次の配線に利用することができる。配線は、これ
ら酸化膜またはＯＶＤ膜に配線金属を蒸着またはスパッ
タリングにより被着させて各素子を接続する。上記配線
金属にはアルミニウム（ＡＪ）、アルミニウム・シリコ
ン混合物（Ａ ｌ −Ｓ ｉ ） 、アルミニウム・シ
リコン・銅混合物（Ａ ｌ−８ｉ −Ｏｕ ）等を用い
、上記のようにして半導体集積回路を形成する。
として形成するリン・ケイ酸ガラス（Ｌ’８Ｇ）膜゛ま
たはホウ素・ケイ酸ガラス（ＢＳＧ）膜等のＯＶ Ｉ）
肱は絶縁物々ので各素子の電気特性の保護膜の役目を
させて次の配線に利用することができる。配線は、これ
ら酸化膜またはＯＶＤ膜に配線金属を蒸着またはスパッ
タリングにより被着させて各素子を接続する。上記配線
金属にはアルミニウム（ＡＪ）、アルミニウム・シリコ
ン混合物（Ａ ｌ −Ｓ ｉ ） 、アルミニウム・シ
リコン・銅混合物（Ａ ｌ−８ｉ −Ｏｕ ）等を用い
、上記のようにして半導体集積回路を形成する。
しかし、これだけでは回路の信頼性が十分でないので配
線金属と、酸化膜寸たはＣＶ Ｉ） ％の打合面を蜜漬
させ安定するように、焼々ましをして合金層を形成させ
るようにする。
線金属と、酸化膜寸たはＣＶ Ｉ） ％の打合面を蜜漬
させ安定するように、焼々ましをして合金層を形成させ
るようにする。
従来、この焼な咬し処理はｎ圧型処理炉内を窒素（Ｎ、
）または水素（ＦＩｔ）の雰囲気で満し、４００〜５０
０℃、程度の温敦、すなわち配線金属の融点より低い温
度で数分〜数十分焼な捷しをしていた。
）または水素（ＦＩｔ）の雰囲気で満し、４００〜５０
０℃、程度の温敦、すなわち配線金属の融点より低い温
度で数分〜数十分焼な捷しをしていた。
しかし、上記のように常用で焼１１しを行なうと、配線
金属の内部、まだは下地の酸化膜もしくはＯＶＤ膜に付
着した水分（Ｈ２Ｏ）を完全に離脱させることが難しい
。すなわち、配線金属にアルミニウム（ＡＩりを用い、
水分（１−１２０）が離脱しないまま半淘体ｆ！＋、積
回路が製造された場合、これを笑際に通電して動作させ
ると次のようｈ電気化学反応が促進され、アルミニウム
（ＡＪ）の粒界に水酸化腐蝕（電食）を生じて断線に至
る。
金属の内部、まだは下地の酸化膜もしくはＯＶＤ膜に付
着した水分（Ｈ２Ｏ）を完全に離脱させることが難しい
。すなわち、配線金属にアルミニウム（ＡＩりを用い、
水分（１−１２０）が離脱しないまま半淘体ｆ！＋、積
回路が製造された場合、これを笑際に通電して動作させ
ると次のようｈ電気化学反応が促進され、アルミニウム
（ＡＪ）の粒界に水酸化腐蝕（電食）を生じて断線に至
る。
２Ｈ’＋２ ｅ−−＋Ｈ２、Ａｊ””＋３ （ＯＨ）−
＋ＡＪ （ＯＨ）３オた、伎−護１便とするリン・ケイ
酸ガラス（ＰＳＧ）ｌＩ！Ｉｔ中のリン濃度が高い場合
には泡１解４′「用によってアルミニウム（Ａｒ）中の
水分（Ｈ２Ｏ） を吸収し、解けだした五酸化リン（
Ｐ２Ｏ５）から１）ン酸（２Ｈ１ｌＰＯ４） の形成
力−あり、反応を促進するという欠点があった。
＋ＡＪ （ＯＨ）３オた、伎−護１便とするリン・ケイ
酸ガラス（ＰＳＧ）ｌＩ！Ｉｔ中のリン濃度が高い場合
には泡１解４′「用によってアルミニウム（Ａｒ）中の
水分（Ｈ２Ｏ） を吸収し、解けだした五酸化リン（
Ｐ２Ｏ５）から１）ン酸（２Ｈ１ｌＰＯ４） の形成
力−あり、反応を促進するという欠点があった。
この発明は」二記のような間融点を解決するためになさ
れたもので、配線金属と、酸化膜捷たはＯＶ Ｄ Ｂ’
ｆｉとを密着させる焼な捷し処理「ｐに、この密着性以
外の電気特性劣化要因も削減する半導体製造装置を提供
することを目的とする。
れたもので、配線金属と、酸化膜捷たはＯＶ Ｄ Ｂ’
ｆｉとを密着させる焼な捷し処理「ｐに、この密着性以
外の電気特性劣化要因も削減する半導体製造装置を提供
することを目的とする。
すなわちこの発明に係る半導体製造装置は焼なまし処理
を減圧状紗にした減圧型処理炉内で行方い、製造された
半導体装置の動作時に粒界の水酸化腐蝕を生起させる水
分が配線金属、または酸化膜もしくはＱ Ｖ Ｄ膜に付
着している場合、これを離脱するようにしだものである
。
を減圧状紗にした減圧型処理炉内で行方い、製造された
半導体装置の動作時に粒界の水酸化腐蝕を生起させる水
分が配線金属、または酸化膜もしくはＱ Ｖ Ｄ膜に付
着している場合、これを離脱するようにしだものである
。
以下図面を参照してこの発明の一実施例を説明する。第
１図はその構成を示したもので、焼なましを行なう減圧
型処理炉１１はジヨイント１２を介して減圧手段例えば
真空ポンプ１３に連通している。この処理炉１１には減
圧モニタ１４を設け、真空ポンプ１３による減圧状態が
一定にガるように調整させる。この減圧型修１処理炉１
１の内部には、多数の半導体基板１５ａ、１５ｂ・・・
を並べた治具１６を設定し、この処理炉１１の外側には
炉１１内を加熱する加熱手段例えばレジスタンスヒータ
１７を設置する。処理炉１１内の上部および下部にはそ
れぞれノズル列１８ｇ、１８ｈを設け、このノズル列１
８ｓ、１８ｂには移送管１９を通り適宜マニホルド２０
で分割された雰囲気となる気体をこのそれぞれから噴出
させるようにする。すなわち、この移送管１９には、気
体の種類に対応した数の開閉弁２１とｆＭ量計２２を設
け、窒素（Ｎり、水素（ｌ（、）等の雰囲気ガスを供給
する。
１図はその構成を示したもので、焼なましを行なう減圧
型処理炉１１はジヨイント１２を介して減圧手段例えば
真空ポンプ１３に連通している。この処理炉１１には減
圧モニタ１４を設け、真空ポンプ１３による減圧状態が
一定にガるように調整させる。この減圧型修１処理炉１
１の内部には、多数の半導体基板１５ａ、１５ｂ・・・
を並べた治具１６を設定し、この処理炉１１の外側には
炉１１内を加熱する加熱手段例えばレジスタンスヒータ
１７を設置する。処理炉１１内の上部および下部にはそ
れぞれノズル列１８ｇ、１８ｈを設け、このノズル列１
８ｓ、１８ｂには移送管１９を通り適宜マニホルド２０
で分割された雰囲気となる気体をこのそれぞれから噴出
させるようにする。すなわち、この移送管１９には、気
体の種類に対応した数の開閉弁２１とｆＭ量計２２を設
け、窒素（Ｎり、水素（ｌ（、）等の雰囲気ガスを供給
する。
このよう々装置によって焼なオし処理をする場合、廿ず
半導体基板１５ａ、１５ｂ・・・を治具１６の上に並べ
て処理炉１１内に設定する。そして、真空ポンプを作動
させて処理炉１１内を０１〜ＩＴｏｒｒｉ度に減圧する
。この圧力状態を維持したませレジスタンスヒータによ
シ処理炉１ノを４００〜５００℃、に加熱し、この炉１
１内に水素（Ｈ，）２Ｊまたは窒素（Ｎｔ ）２４の気
体を送り込んで半導体基板１５ａ。
半導体基板１５ａ、１５ｂ・・・を治具１６の上に並べ
て処理炉１１内に設定する。そして、真空ポンプを作動
させて処理炉１１内を０１〜ＩＴｏｒｒｉ度に減圧する
。この圧力状態を維持したませレジスタンスヒータによ
シ処理炉１ノを４００〜５００℃、に加熱し、この炉１
１内に水素（Ｈ，）２Ｊまたは窒素（Ｎｔ ）２４の気
体を送り込んで半導体基板１５ａ。
１５ｈ・・・を焼ａｔしする。
すなわち、上記のような減圧状態にすれば、圧力的に炉
・１１内の水分（Ｈ，０）が蒸発しやすくなり、配線の
接合部分を合金属によシ密着するだけでなく、水酸化腐
蝕（電食）も防止することができる。
・１１内の水分（Ｈ，０）が蒸発しやすくなり、配線の
接合部分を合金属によシ密着するだけでなく、水酸化腐
蝕（電食）も防止することができる。
このようにして行なう焼な甘し処理はＩＯ。
ＬＳＩ等どのような半導体基板にも適用することができ
、配線の接合部材料がアルミニウム（ＡＩり、アルミニ
ウム・シリコン混合物（ＡＩ！−８ｉ） 、アルミニ
ウム・シリコン銅混合物（ｋｌ−８ｉ −Ｏｕ ）等と
、酸化膜（８ｉ０ｔ）寸たはＯＶＤ膜（ＰＳＧ）等であ
れば有効である。
、配線の接合部材料がアルミニウム（ＡＩり、アルミニ
ウム・シリコン混合物（ＡＩ！−８ｉ） 、アルミニ
ウム・シリコン銅混合物（ｋｌ−８ｉ −Ｏｕ ）等と
、酸化膜（８ｉ０ｔ）寸たはＯＶＤ膜（ＰＳＧ）等であ
れば有効である。
そして、実際にバづポーラ型ＩＯで比較したところ、確
かにアルミニウム（ＡＩりの電食不良が従来よシ減少す
ることが認められた。
かにアルミニウム（ＡＩりの電食不良が従来よシ減少す
ることが認められた。
また、減圧処理炉１１に供給する雰囲気ガスは、例えば
第２図に示すように酸素（０，）、？５、モノシラン（
Ｓ ｉ’Ｈ４） ２６．およびリン化水素（ＰＨ，）
、２７の各気体を噴出できるように移送管１９、開閉
弁２１および流量計２２を追加して設置するようにして
もよい。この場合、焼なまし後減圧状態を維持した脣ま
上記気体を噴出させるようにする。これはアルミニウム
等の配線金属に表面保護膜を形成するものである。した
がって、より完全が水分の分離ができ電食不良の防止に
々る。
第２図に示すように酸素（０，）、？５、モノシラン（
Ｓ ｉ’Ｈ４） ２６．およびリン化水素（ＰＨ，）
、２７の各気体を噴出できるように移送管１９、開閉
弁２１および流量計２２を追加して設置するようにして
もよい。この場合、焼なまし後減圧状態を維持した脣ま
上記気体を噴出させるようにする。これはアルミニウム
等の配線金属に表面保護膜を形成するものである。した
がって、より完全が水分の分離ができ電食不良の防止に
々る。
以上のようにこの発明の半導体製造装置によれば、焼々
まし処理中に配線金属と酸化膜寸たはＯＶ Ｄ ＋１か
との接合面に合金層を形成してこれらを密着させるとと
もに、粒界の水酸化腐蝕（電１食）も防止することがで
きる。このため配線パターンの細い半導体集積回路では
、従来に比べてとくに顧著な有効性を発揮して安定した
′Ｆｌ（気持性が得られ、製品の信頼性を向上すること
ができる。
まし処理中に配線金属と酸化膜寸たはＯＶ Ｄ ＋１か
との接合面に合金層を形成してこれらを密着させるとと
もに、粒界の水酸化腐蝕（電１食）も防止することがで
きる。このため配線パターンの細い半導体集積回路では
、従来に比べてとくに顧著な有効性を発揮して安定した
′Ｆｌ（気持性が得られ、製品の信頼性を向上すること
ができる。
第１図はこの発明の一更施例を説明する半導体製造装置
の構成図、第２図はこの発明の他の実施例の構成図であ
る。 １１・・・減圧型処理炉、１２・・・ジヨイント、１３
・・・減圧手段（真空ポンプ）、１４・・・減圧モニタ
、１５・・・半導体基板、１６・・・治具（ボート）、
１７・・・加熱手段（レジスタン４−タ）、１８・・・
ノズル列、１９・・・移送管、２０・・・マニホルド、
２１・・・開閉弁、２２・・・流量計、２３・−・水素
（Ｈ，）、２４・・・窒素（Ｎ、）、２５・・・酸素（
０，）、２６・・・モノシリカン（Ｓ ＩＨ４）、２７
・・・リン化水素（ＰＨ３）。
の構成図、第２図はこの発明の他の実施例の構成図であ
る。 １１・・・減圧型処理炉、１２・・・ジヨイント、１３
・・・減圧手段（真空ポンプ）、１４・・・減圧モニタ
、１５・・・半導体基板、１６・・・治具（ボート）、
１７・・・加熱手段（レジスタン４−タ）、１８・・・
ノズル列、１９・・・移送管、２０・・・マニホルド、
２１・・・開閉弁、２２・・・流量計、２３・−・水素
（Ｈ，）、２４・・・窒素（Ｎ、）、２５・・・酸素（
０，）、２６・・・モノシリカン（Ｓ ＩＨ４）、２７
・・・リン化水素（ＰＨ３）。
Claims (1)
- 半導体基板を収容する減圧型処理炉と、この処理炉内を
減圧する減圧手段と、上記処理炉を加熱する加熱手段と
、上記処理炉内に複数種の雰囲気ガスを注入する手段と
を具備したことを特徴とする半導体製造装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57112960A JPS594031A (ja) | 1982-06-30 | 1982-06-30 | 半導体製造装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57112960A JPS594031A (ja) | 1982-06-30 | 1982-06-30 | 半導体製造装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS594031A true JPS594031A (ja) | 1984-01-10 |
Family
ID=14599841
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57112960A Pending JPS594031A (ja) | 1982-06-30 | 1982-06-30 | 半導体製造装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS594031A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6236530U (ja) * | 1985-08-21 | 1987-03-04 |
-
1982
- 1982-06-30 JP JP57112960A patent/JPS594031A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6236530U (ja) * | 1985-08-21 | 1987-03-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6384483B1 (en) | Manufacturing method for semiconductor device | |
| JPS594031A (ja) | 半導体製造装置 | |
| JPS63142A (ja) | 半導体装置の製造方法 | |
| JPS6234152B2 (ja) | ||
| US4380115A (en) | Method of making a semiconductor device with a seal | |
| JPS61296726A (ja) | 半導体装置の製造方法 | |
| JP2501209B2 (ja) | ガラス基板およびその製造方法 | |
| KR970007968B1 (ko) | 반도체 소자의 층간 절연막 형성방법 | |
| JPH06267935A (ja) | 半導体装置の製造方法 | |
| JPS6195556A (ja) | 半導体装置 | |
| JP3950487B2 (ja) | 半導体装置の製造方法 | |
| KR100424388B1 (ko) | 구리 배선 방법 | |
| JPS5939048A (ja) | 半導体装置の製造方法 | |
| JPH02140960A (ja) | 半導体装置及びその製造方法 | |
| JPS63308350A (ja) | 絶縁層の形成方法 | |
| JPH08227889A (ja) | 半導体装置及びその製造方法 | |
| JPS5882534A (ja) | 半導体装置 | |
| JPS62239537A (ja) | 薄膜形成装置 | |
| JPS61212025A (ja) | Ｐｓｇ膜の形成方法 | |
| JPS61284940A (ja) | 半導体装置の製造方法 | |
| JPH0260128A (ja) | 半導体装置 | |
| JPH0430424A (ja) | 半導体装置の製造方法 | |
| JPS6030154A (ja) | 半導体装置の製造方法 | |
| JPS63173344A (ja) | 半導体装置の製造方法 | |
| JPH05218027A (ja) | 半導体装置及びその製造方法 |