JPS594064A - 高周波回路装置 - Google Patents
高周波回路装置Info
- Publication number
- JPS594064A JPS594064A JP58107976A JP10797683A JPS594064A JP S594064 A JPS594064 A JP S594064A JP 58107976 A JP58107976 A JP 58107976A JP 10797683 A JP10797683 A JP 10797683A JP S594064 A JPS594064 A JP S594064A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- high frequency
- frequency circuit
- semiconductor device
- semiconductor body
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W44/00—Electrical arrangements for controlling or matching impedance
- H10W44/20—Electrical arrangements for controlling or matching impedance at high-frequency [HF] or radio frequency [RF]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
- H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
- H10W70/69—Insulating materials thereof
- H10W70/698—Semiconductor materials that are electrically insulating, e.g. undoped silicon
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W44/00—Electrical arrangements for controlling or matching impedance
- H10W44/20—Electrical arrangements for controlling or matching impedance at high-frequency [HF] or radio frequency [RF]
- H10W44/226—Electrical arrangements for controlling or matching impedance at high-frequency [HF] or radio frequency [RF] for HF amplifiers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
- H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
- H10W70/68—Shapes or dispositions thereof
- H10W70/682—Shapes or dispositions thereof comprising holes having chips therein
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
- H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
- H10W70/68—Shapes or dispositions thereof
- H10W70/685—Shapes or dispositions thereof comprising multiple insulating layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/541—Dispositions of bond wires
- H10W72/5445—Dispositions of bond wires being orthogonal to a side surface of the chip, e.g. parallel arrangements
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/752—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between stacked chips
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink
Landscapes
- Junction Field-Effect Transistors (AREA)
- Semiconductor Integrated Circuits (AREA)
- Wire Bonding (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔従来技術および産業上の利用分野)
本発明は、)J卑電位用の導電パターンと、半導体装置
とが設けられた絶縁基板をイイし、特にマイクロ波に適
用する高周波回路装置に閏]jるbのである。
とが設けられた絶縁基板をイイし、特にマイクロ波に適
用する高周波回路装置に閏]jるbのである。
本発明は更に、このような高周波回路装置に用いる半導
体装置にも関するものである。
体装置にも関するものである。
このような高周波回路装置は特に、衛星テレビジョン用
の受信機回路に用いられている。
の受信機回路に用いられている。
このような高周波回路装置は、” P hi l 1p
sTechnical Review ” 、’VO
A、 39. No 、 136の章”l−ow−no
ise 12Gl−1z front endd
esigns for direct 5ate
llitejelevision receptio
n ” (特に第267頁おにび第11図)に記載され
ている。ここに開示されている前置増幅器においては、
複数個の1〜ランジスタ(この場合M E S F E
l−)が、/フルミプより成る絶縁基板上に形成され
た導電パターン」に両接装着されている。これら1−ラ
ンジスタのソース電極は導電パターンに導電的に接続さ
れCa3す、この導電パターンは基板中の貫通金属化孔
を経て、基準電位、この場合大地電位に保持されている
基板の反対側に導電的に接続されCいる。このような構
成の回路装置によれば奇4F特性(キャパシタンスJ5
よび自己インダクタンス)を最小に保つが或いは少くど
もこれらを所定の公子間で制御する、。
sTechnical Review ” 、’VO
A、 39. No 、 136の章”l−ow−no
ise 12Gl−1z front endd
esigns for direct 5ate
llitejelevision receptio
n ” (特に第267頁おにび第11図)に記載され
ている。ここに開示されている前置増幅器においては、
複数個の1〜ランジスタ(この場合M E S F E
l−)が、/フルミプより成る絶縁基板上に形成され
た導電パターン」に両接装着されている。これら1−ラ
ンジスタのソース電極は導電パターンに導電的に接続さ
れCa3す、この導電パターンは基板中の貫通金属化孔
を経て、基準電位、この場合大地電位に保持されている
基板の反対側に導電的に接続されCいる。このような構
成の回路装置によれば奇4F特性(キャパシタンスJ5
よび自己インダクタンス)を最小に保つが或いは少くど
もこれらを所定の公子間で制御する、。
このような高周波回路装置を製造する場合種々の問題が
生じる。例えば、トランジスタを装着覆る作業がしばし
ば臨界的なものであり、時間を浪費り゛るものとなる。
生じる。例えば、トランジスタを装着覆る作業がしばし
ば臨界的なものであり、時間を浪費り゛るものとなる。
更に、選択したトランジスタを用いる必要がしばしばあ
り、この場合、この選択の為の追加の測定による装置の
価格の増大以外に、測定公差、損傷、運1般中の破損等
の為に1−ランジスタを廃棄覆る結果セしτ装置の1i
tli格の増大を伴なう。
り、この場合、この選択の為の追加の測定による装置の
価格の増大以外に、測定公差、損傷、運1般中の破損等
の為に1−ランジスタを廃棄覆る結果セしτ装置の1i
tli格の増大を伴なう。
しかし、例えば、約12GIIzの周波数が用いられて
いる衛星テレビジョンに用いた場合のJ、うに、特に高
周波におい−C1主たる問題は、奇(1−のキャパシタ
ンスおよび自己インダクタンスが1ヘランジスタおよび
その周囲素子に対しR′[容しうる範囲内に維持される
ようにこれら寄生のキャパシタンスおJ:び自己インダ
クタンスを制御りる必要があるということにある。
いる衛星テレビジョンに用いた場合のJ、うに、特に高
周波におい−C1主たる問題は、奇(1−のキャパシタ
ンスおよび自己インダクタンスが1ヘランジスタおよび
その周囲素子に対しR′[容しうる範囲内に維持される
ようにこれら寄生のキャパシタンスおJ:び自己インダ
クタンスを制御りる必要があるということにある。
本発明の目的は、上述した問題を最小にすることにある
。
。
本発明は、基準電位点が(高周波)トランジスタのすぐ
近くまで延在づるように、半導体装置の一部分を簡単に
設計しうるという事実の認識を基に成したものである。
近くまで延在づるように、半導体装置の一部分を簡単に
設計しうるという事実の認識を基に成したものである。
本発明は、基準電位用の導電パターンと、半導体装置と
が設けられた絶縁基板を有し、特にマイクロ波に適用す
る高周波回路装置にJ3いて、前記のl’ j#体装置
が第1半導体(、f Mil+の第1半導体ボイホを有
し、この第1半導体本体の1表面(こ(3j1.11ヒ
動回路素子が形成されでいる少くとblつの第2崖導体
本体が設(ノられでおり、前記の第1半導イ本本体には
低Δ−ム抵抗の半導体1ヌ域が設(Jrられており、こ
の半導体区域は少くとも局部的に第1主表面まで延在り
るととムに基i%l、電位用の導電ノ\ターンに導電的
に接続されているにうに覆ることを1寺徴どりる。
が設けられた絶縁基板を有し、特にマイクロ波に適用す
る高周波回路装置にJ3いて、前記のl’ j#体装置
が第1半導体(、f Mil+の第1半導体ボイホを有
し、この第1半導体本体の1表面(こ(3j1.11ヒ
動回路素子が形成されでいる少くとblつの第2崖導体
本体が設(ノられでおり、前記の第1半導イ本本体には
低Δ−ム抵抗の半導体1ヌ域が設(Jrられており、こ
の半導体区域は少くとも局部的に第1主表面まで延在り
るととムに基i%l、電位用の導電ノ\ターンに導電的
に接続されているにうに覆ることを1寺徴どりる。
本発明tこよれば、基準電位点が第1半i算休本1本を
通る低オーム抵抗半導体区域を経て第2」1イ本本体の
すぐ近くまでいわば延在しつる。
通る低オーム抵抗半導体区域を経て第2」1イ本本体の
すぐ近くまでいわば延在しつる。
基準電位が大地電)ぜlである場合には、接続ワイー?
の、或いは例えば砒化ガリウlX電界効果1−ランジス
タを有しうる第2半導体本体の接点の寄生の容準および
自己インダクタンスが司成り減少り、る。
の、或いは例えば砒化ガリウlX電界効果1−ランジス
タを有しうる第2半導体本体の接点の寄生の容準および
自己インダクタンスが司成り減少り、る。
この場合、所望に応じ半導体本体仝休に口ってシ(在せ
しめうる導電f[の高い前記の一′I′導体区1或l)
\接地面として作用づる。
しめうる導電f[の高い前記の一′I′導体区1或l)
\接地面として作用づる。
この場合、第2半導体本体の一部分く例え【;1′、こ
の第2半導体本体内に形成された1ヘランジスタの接続
接点)を前記の低オーム抵抗半導体区域に直接接続づる
ことが(゛さ、一方、これらの前記一部分は第1」′導
体本体を被覆づる電気絶縁層トにMQ&プられた金属パ
ターンに接続しつる。この電気絶縁層は極めて薄肉に選
択し、この電気絶縁層が誘電体として作用−りるどどし
に、この電気絶縁層が金属パターンの一部分と、電気絶
縁層の1τ側の高導電性半導体区域とで、接地されてい
る二1ンγンリを構成するように覆ることができる。こ
れに対し、絶縁層として厚肉層、例えばガラス層を選択
した場合には、その上側の半導体本体が金属パターンか
らほぼ完全に電気的に絶縁される。従って、金属パター
ンを用いて絶縁層上に自己インダクタンスを形成しつる
。このようにし′C絶縁層」−に抵抗を形成づることも
できる。
の第2半導体本体内に形成された1ヘランジスタの接続
接点)を前記の低オーム抵抗半導体区域に直接接続づる
ことが(゛さ、一方、これらの前記一部分は第1」′導
体本体を被覆づる電気絶縁層トにMQ&プられた金属パ
ターンに接続しつる。この電気絶縁層は極めて薄肉に選
択し、この電気絶縁層が誘電体として作用−りるどどし
に、この電気絶縁層が金属パターンの一部分と、電気絶
縁層の1τ側の高導電性半導体区域とで、接地されてい
る二1ンγンリを構成するように覆ることができる。こ
れに対し、絶縁層として厚肉層、例えばガラス層を選択
した場合には、その上側の半導体本体が金属パターンか
らほぼ完全に電気的に絶縁される。従って、金属パター
ンを用いて絶縁層上に自己インダクタンスを形成しつる
。このようにし′C絶縁層」−に抵抗を形成づることも
できる。
本発明の手段にj、れば、第2半導1木本体内に形成さ
れた能動回路素子に対づるのと同様(ここれらの素子ツ
ベてに対し、接地部が第1゛1′導イホ本体内にいわば
延在しCいるようになる。従って、高周波回路装置やン
イクY1波回路装置の’N造が可成り間中化される。イ
の理由は、1)(1述したり献に記載されているj、う
な金属化孔を大部分或いは完全(こ無く(ことがてきる
為である。
れた能動回路素子に対づるのと同様(ここれらの素子ツ
ベてに対し、接地部が第1゛1′導イホ本体内にいわば
延在しCいるようになる。従って、高周波回路装置やン
イクY1波回路装置の’N造が可成り間中化される。イ
の理由は、1)(1述したり献に記載されているj、う
な金属化孔を大部分或いは完全(こ無く(ことがてきる
為である。
能動回路素子を右りる第2半導体本体は、この回路素子
の接続接点の領域にJ> (:Jるl;J、 /vだイ
」用の球状体くはlυだイζ」ボール)に、L V)第
1半導体本体士(こ、1−側を十にして装着(いわゆる
ソリツブ−チップ装置)りることがひきる1゜ しかし、第1半導体本体には凹所を設り、この凹所内に
第2半導体木仏を配置りるのが好ましい。
の接続接点の領域にJ> (:Jるl;J、 /vだイ
」用の球状体くはlυだイζ」ボール)に、L V)第
1半導体本体士(こ、1−側を十にして装着(いわゆる
ソリツブ−チップ装置)りることがひきる1゜ しかし、第1半導体本体には凹所を設り、この凹所内に
第2半導体木仏を配置りるのが好ましい。
このように覆ること【よ特に、ノリツf チップ装着法
により半導体装置全体を−II> jz側を手(こして
絶縁基板−にに装着づる場合に有利である。半導体本体
を他の半導体本体にd3 L:jる凹所内に設CJるこ
と自体は米国特許第4199.777号明細書から既知
である。しかし、この米国q@ ¥F明細川用開示され
ている構成のものは、第1半導体本体内或いは上に形成
された素子と、凹所内に設(〕られた素子との間の接続
を信頼的なものtこづろ為のものである。
により半導体装置全体を−II> jz側を手(こして
絶縁基板−にに装着づる場合に有利である。半導体本体
を他の半導体本体にd3 L:jる凹所内に設CJるこ
と自体は米国特許第4199.777号明細書から既知
である。しかし、この米国q@ ¥F明細川用開示され
ている構成のものは、第1半導体本体内或いは上に形成
された素子と、凹所内に設(〕られた素子との間の接続
を信頼的なものtこづろ為のものである。
この米国特fl明細m L、:L a3イテLA、l[
t−1\JIK li’i 2F−導体区1或を第1半
導体本体内(こ設(jて、!1荷に高周波においで寄生
影響を閉止すること(よfll W n己Φ児されてい
ない。
t−1\JIK li’i 2F−導体区1或を第1半
導体本体内(こ設(jて、!1荷に高周波においで寄生
影響を閉止すること(よfll W n己Φ児されてい
ない。
本発明による高周波回路装置に用いる半導体装置におい
ては、前記の半導体装置が第1’ll浮(4\+A籾の
第1半導体本体を右し、この第1 ’l′−i914.
4\I/I。
ては、前記の半導体装置が第1’ll浮(4\+A籾の
第1半導体本体を右し、この第1 ’l′−i914.
4\I/I。
の第1主表面には、能動回路素子が形成さftで(汽る
少くとも1つの第2半導体本体が設置J ’)れて、1
5す、前記の第1半導体本体には更に低、t −j\1
氏1iLの半導体区域が設けられており、このごト)9
1本区1或は少くとも局部的に第1主表面まC目つこの
第1主表面に平行な第2十表面まで延在し一η(Xイ)
J、うにする。
少くとも1つの第2半導体本体が設置J ’)れて、1
5す、前記の第1半導体本体には更に低、t −j\1
氏1iLの半導体区域が設けられており、このごト)9
1本区1或は少くとも局部的に第1主表面まC目つこの
第1主表面に平行な第2十表面まで延在し一η(Xイ)
J、うにする。
本発明による高周波回路装置トこ上述しIこFjji
(本装置を用いることにJ:り前述した利点/)i f
tiらtしる以外に、この半導体装置自体C゛多数他の
fll r:X /J〜得られる。例えば、多数の半導
体装置をIII合せて。
(本装置を用いることにJ:り前述した利点/)i f
tiらtしる以外に、この半導体装置自体C゛多数他の
fll r:X /J〜得られる。例えば、多数の半導
体装置をIII合せて。
高周波回路装置を形成する前に、こ4′tら多ネタの2
(′導体装置を予め測定づることかできる。このよう4
1半導体装置は?jでに多数の素子を有りる為、これら
素子のアセンブリの高周波作動が予め測定される。この
ような半導体装置は例えば、砒化カリウムより成る金属
−半導体電界効果トランジスタ(M E S F E
T )或いは珪素J、り成る選択されたバイポーラ1〜
ランジスタを有づるにうにづることができ、キャパシタ
ンスおよび自己インダクタンスは例えば珪素より成る第
1半導体本体内に形成される。このように構成覆ること
により、寄生の干せパシタンスおよび自己インダクタン
スの存在が可成り減少する。
(′導体装置を予め測定づることかできる。このよう4
1半導体装置は?jでに多数の素子を有りる為、これら
素子のアセンブリの高周波作動が予め測定される。この
ような半導体装置は例えば、砒化カリウムより成る金属
−半導体電界効果トランジスタ(M E S F E
T )或いは珪素J、り成る選択されたバイポーラ1〜
ランジスタを有づるにうにづることができ、キャパシタ
ンスおよび自己インダクタンスは例えば珪素より成る第
1半導体本体内に形成される。このように構成覆ること
により、寄生の干せパシタンスおよび自己インダクタン
スの存在が可成り減少する。
或いはまた、上述した半導体装置が第2半導体本体とし
て1個のみの砒化ガリウノ\1−ランジスタを有し、例
えば自己支持型の導体(ビームリード)が例えば第1半
導体木体上に設()られているように覆ることができ、
この場合l・ランジスタのより一層信頼的な高周波測定
が19られる為、特に高周波パラメータの測定により満
足な1〜ランジスタの選択が可能となる。更に、砒化ガ
リウムトランジスタは直接測定されないという事実の為
に、このトランジスタが101具するというd3ぞれが
少なくなる。
て1個のみの砒化ガリウノ\1−ランジスタを有し、例
えば自己支持型の導体(ビームリード)が例えば第1半
導体木体上に設()られているように覆ることができ、
この場合l・ランジスタのより一層信頼的な高周波測定
が19られる為、特に高周波パラメータの測定により満
足な1〜ランジスタの選択が可能となる。更に、砒化ガ
リウムトランジスタは直接測定されないという事実の為
に、このトランジスタが101具するというd3ぞれが
少なくなる。
特に、第1および第2半導体木休の表面をはは同一平面
に位置さぜた場合には、2つの半導体本体−ヒの接続点
間の接続処理がほぼ回一平面で行なわれる為、接続体を
設()る際に顕微鏡の調整が必要−Cなく’、する。
に位置さぜた場合には、2つの半導体本体−ヒの接続点
間の接続処理がほぼ回一平面で行なわれる為、接続体を
設()る際に顕微鏡の調整が必要−Cなく’、する。
以下図面につぎ本発明を説明づる。
図面は線図的なものであり、その−<J法は実際のもの
に比例するものCはなく、明瞭とする為に特に厚さ方向
の断面刈法を誇張して示した。
に比例するものCはなく、明瞭とする為に特に厚さ方向
の断面刈法を誇張して示した。
また、同じ導電型の半導体区域を一般に同一方向の斜線
を付して示し、種々の例で対応ブる部分には一般に同し
符号をイζJした。
を付して示し、種々の例で対応ブる部分には一般に同し
符号をイζJした。
第1図は本発明高周波回路装置の一例を示し、この高周
波回路装置1は例えばアルミナより成る絶縁基板2と、
スパッタリング或いは蒸着のような一般に知られた技術
によりこの基板2上に11〔積された金或いはアルミニ
ウムの導電パターン3゜4とを有づる。導電パターンの
部分3には固定の基91I−電U[を与え、この目的の
為に本例ぐは、部分3は大地電位点に接続づる。神々の
半導体装置10間C信号を伝送づる為に、金属パターン
の部分4を基板2上に伝送線どじで存在さける。これら
の伝送線は接続ワイ−t75を経で、半導体装置101
−にjff積された金属化パターン17の一部分に導電
的に接続覆る。金属化パターン17のこれらの部分は、
接続ワイヤ21を経て第2半導体本lA30に接続され
る単一接点面28を以って構成するか、或いはJ:り一
層複雑なパターン、本例では特に2つの半導体装置10
間に直接接触さける自己支持型接続体22を有づるパタ
ーンを以って構成することができる。
波回路装置1は例えばアルミナより成る絶縁基板2と、
スパッタリング或いは蒸着のような一般に知られた技術
によりこの基板2上に11〔積された金或いはアルミニ
ウムの導電パターン3゜4とを有づる。導電パターンの
部分3には固定の基91I−電U[を与え、この目的の
為に本例ぐは、部分3は大地電位点に接続づる。神々の
半導体装置10間C信号を伝送づる為に、金属パターン
の部分4を基板2上に伝送線どじで存在さける。これら
の伝送線は接続ワイ−t75を経で、半導体装置101
−にjff積された金属化パターン17の一部分に導電
的に接続覆る。金属化パターン17のこれらの部分は、
接続ワイヤ21を経て第2半導体本lA30に接続され
る単一接点面28を以って構成するか、或いはJ:り一
層複雑なパターン、本例では特に2つの半導体装置10
間に直接接触さける自己支持型接続体22を有づるパタ
ーンを以って構成することができる。
接続ワイ\25.21のずべては、例えば超盲波接着或
いは熱圧着により一般に既知のようにして設(〕ること
ができる。絶縁基(反2の反対側の面上には一般に既知
のJ、うにして金属層36が設けられている。
いは熱圧着により一般に既知のようにして設(〕ること
ができる。絶縁基(反2の反対側の面上には一般に既知
のJ、うにして金属層36が設けられている。
半導体装置10の可能4r例を第2および3図に示す。
この半導体装置は第1半導体本体11を具えており、こ
の第1半導体本体11は主表面12にあけた凹所13内
に第2半導体本体30を有しており1.−こσ)第2半
導体本体30は例えば電気絶縁性の接着剤(こより凹所
13の底面上に固着されている。
の第1半導体本体11は主表面12にあけた凹所13内
に第2半導体本体30を有しており1.−こσ)第2半
導体本体30は例えば電気絶縁性の接着剤(こより凹所
13の底面上に固着されている。
半導体本体11は、本例では、固も抵抗を約5mΩ−C
11とし、厚さを約25(14zmとした11型工↑索
基板26を有づる。また本例では半導体本体11が、エ
ピタキシアル成長或いはドーピングにより157だp型
層27を有する。
11とし、厚さを約25(14zmとした11型工↑索
基板26を有づる。また本例では半導体本体11が、エ
ピタキシアル成長或いはドーピングにより157だp型
層27を有する。
上述したアセンブリは、約100μmの深さをイ1する
凹所13の領域と、約40μmの厚ざを有づるカラス層
23の領域とを除いて例えば酸化珪素のような絶縁材料
の層15.1(3で被覆される。酸化物層1Gは容量性
素子19(第3図参照)の領域を除いて約1.5μmの
厚さを有し、この容量性素子のfinでは約0.3μm
の厚さを右J8薄肉酸化物層151fi誘電体として作
用づる。従って、第1極板としての金属化パターン17
の一部分1つと、誘電体としての薄肉酸化物15と、第
2極板としての低オーム抵抗の半導体区域14とにより
コンテン1ノが形成される。
凹所13の領域と、約40μmの厚ざを有づるカラス層
23の領域とを除いて例えば酸化珪素のような絶縁材料
の層15.1(3で被覆される。酸化物層1Gは容量性
素子19(第3図参照)の領域を除いて約1.5μmの
厚さを有し、この容量性素子のfinでは約0.3μm
の厚さを右J8薄肉酸化物層151fi誘電体として作
用づる。従って、第1極板としての金属化パターン17
の一部分1つと、誘電体としての薄肉酸化物15と、第
2極板としての低オーム抵抗の半導体区域14とにより
コンテン1ノが形成される。
上記の第2極板は本例では接地される。
更Iこ、酸化物層16十に131、例えばニッケルーク
ロムのような抵抗材料より成る抵抗20が形成される。
ロムのような抵抗材料より成る抵抗20が形成される。
本例Cは、これらの抵抗の一端が接点孔24を経て低A
−へ抵抗の半導体区域14に1と続され、(l!!端が
金属化パターン17を8¥ 1’前記の−」ンデン11
に接続されている。
−へ抵抗の半導体区域14に1と続され、(l!!端が
金属化パターン17を8¥ 1’前記の−」ンデン11
に接続されている。
抵抗20以外には、金属化パターン17を曲がりくねっ
た或いしj、らせんの形状に形成することによりガラス
層23Jに自己インダクタン:λ18(第3図も参照の
口と)が形成されている。
た或いしj、らせんの形状に形成することによりガラス
層23Jに自己インダクタン:λ18(第3図も参照の
口と)が形成されている。
金属化パターン17の一部分は多数の点で゛接続ソイ1
フ21にJ:り相H接続されている。金属化パターン1
7の一部分はまた、同様な接続ソイ1721により接点
面31.32および33に接続されており、これら接点
面は第2半導イホ木休30内の能動素子に接触している
。本例では、この能動素子は砒化ガリウム金属電界効果
1−ランジスタ(νI I−8FF T )を以って構
成されおり、半絶縁基板35上に成長された活+1層3
4を有している。半導体本体30は電気絶縁性の接着剤
により凹所13の底面に固沿され−Cいる。
フ21にJ:り相H接続されている。金属化パターン1
7の一部分はまた、同様な接続ソイ1721により接点
面31.32および33に接続されており、これら接点
面は第2半導イホ木休30内の能動素子に接触している
。本例では、この能動素子は砒化ガリウム金属電界効果
1−ランジスタ(νI I−8FF T )を以って構
成されおり、半絶縁基板35上に成長された活+1層3
4を有している。半導体本体30は電気絶縁性の接着剤
により凹所13の底面に固沿され−Cいる。
金属化接点面31.32ajよび33はソース、グー1
−およびドレイン接点どしてそれぞれ1′[用リ−る。
−およびドレイン接点どしてそれぞれ1′[用リ−る。
第1半導体本体11には更に、接地面と満犀に接触させ
る為の金属化層25が設(〕られている、1第2および
3図に示゛り半導体装置の電気回路配置を第4図に線図
的に示1’ 、 M’E 3 F E T 30t、L
ソース接続体31を右し、このソース接続体は:1−ト
パシタンス(コンデン+J)19と抵抗20との並列接
続体を経C接地されCいる。グー]・電極32は抵抗2
0および自己インダクタンス18を紅で制御される。
る為の金属化層25が設(〕られている、1第2および
3図に示゛り半導体装置の電気回路配置を第4図に線図
的に示1’ 、 M’E 3 F E T 30t、L
ソース接続体31を右し、このソース接続体は:1−ト
パシタンス(コンデン+J)19と抵抗20との並列接
続体を経C接地されCいる。グー]・電極32は抵抗2
0および自己インダクタンス18を紅で制御される。
第2図の平面図から明らかなJ、うに、この制御は、金
属化接点の領域で金属化パターン17の一部分に接触す
る接続ソイ\アF5を経て行なわれる。第4図の回路配
量の素子間の他の接続体は接続−ソイ\721或いは金
属化パターン17を以って構成されている。
属化接点の領域で金属化パターン17の一部分に接触す
る接続ソイ\アF5を経て行なわれる。第4図の回路配
量の素子間の他の接続体は接続−ソイ\721或いは金
属化パターン17を以って構成されている。
金属化層25を経て大地電位の導電パターン3に接続さ
れている(+、、(7−ム抵抗の半導体区域14.26
が存在する為に、接地面は半導体本1ホ10内にいわば
延在しCa3す、このことは半導体装置を高周波に適用
づるのに特に有利どなることである。更に、接続ソイレ
は極めて9.i7 < 、tlつIiいにほぼ同じ長さ
とすることができるという事実の為に、これら接続ソイ
”17は寄(1−特性を殆んど変化μしめ<Zい。
れている(+、、(7−ム抵抗の半導体区域14.26
が存在する為に、接地面は半導体本1ホ10内にいわば
延在しCa3す、このことは半導体装置を高周波に適用
づるのに特に有利どなることである。更に、接続ソイレ
は極めて9.i7 < 、tlつIiいにほぼ同じ長さ
とすることができるという事実の為に、これら接続ソイ
”17は寄(1−特性を殆んど変化μしめ<Zい。
第5.6おにび7図の半ン♀体装首10は、大きさが1
x 1 mnrC厚さが約2 Ii 0μInの月素
より成る半導体本体11を有する。この半う9体本体1
1は、固有抵抗が約511Ω−cmのイl& ′A−1
\抵抗11型基板26を何し、この上に高オーム抵抗(
1)型或いは]1型)−■ビタキシアル層27が成長さ
れ−Cいる。この珪素本体11内に、大きさが約500
x 400μmで深さが約100μmの凹所13が形成
されでいる。この凹所内には同様に約100μmの厚さ
を有づる金属−砒化ガリウム電界効果トランジスタ(M
E S F IE 1’ )がfi’、1着されてい
る。この電界効果l−ランジスタ3゜には、ソース、グ
ー1へおよびドレイン接点のそれぞれに対づ−る接点面
31.32および33が設けられている。ソース接点面
31は接続ソイ(721を経て金属化パターン17の一
部分に3#電的に接続されておりく第6図参照)、この
金属化パターン17は本例の間合第1半導体本体11の
主表面121−に直接設けられでおり]」つ低A−ム抵
抗半導体Iヌ域14(こJRMal! しており、この
半導体区域14は金属化1<ターン17の領域では主表
面12J、て延(1しくいる。従つC1゛ノ一ス接点面
は接続ソイ1721、金属化l<ターン17、半導体区
域14おJ:び基板26より成る低71− Is Jl
(J7’j電流通路を紅で半導体本体11の手側面トσ
)金m<(し接点251Cii!j接接続されている。
x 1 mnrC厚さが約2 Ii 0μInの月素
より成る半導体本体11を有する。この半う9体本体1
1は、固有抵抗が約511Ω−cmのイl& ′A−1
\抵抗11型基板26を何し、この上に高オーム抵抗(
1)型或いは]1型)−■ビタキシアル層27が成長さ
れ−Cいる。この珪素本体11内に、大きさが約500
x 400μmで深さが約100μmの凹所13が形成
されでいる。この凹所内には同様に約100μmの厚さ
を有づる金属−砒化ガリウム電界効果トランジスタ(M
E S F IE 1’ )がfi’、1着されてい
る。この電界効果l−ランジスタ3゜には、ソース、グ
ー1へおよびドレイン接点のそれぞれに対づ−る接点面
31.32および33が設けられている。ソース接点面
31は接続ソイ(721を経て金属化パターン17の一
部分に3#電的に接続されておりく第6図参照)、この
金属化パターン17は本例の間合第1半導体本体11の
主表面121−に直接設けられでおり]」つ低A−ム抵
抗半導体Iヌ域14(こJRMal! しており、この
半導体区域14は金属化1<ターン17の領域では主表
面12J、て延(1しくいる。従つC1゛ノ一ス接点面
は接続ソイ1721、金属化l<ターン17、半導体区
域14おJ:び基板26より成る低71− Is Jl
(J7’j電流通路を紅で半導体本体11の手側面トσ
)金m<(し接点251Cii!j接接続されている。
従ってこの′ような構造のものは、半導体本体11の下
側面が(伺え(ま(よlυだ付にJ:り接地面子に装着
され、ソースト1或力へ接地されている回路構成に用い
るの(こ特に)産し−Cいる。その他の参照符号は前述
した例(こお(〕るのと同じ意味を有するものである。
側面が(伺え(ま(よlυだ付にJ:り接地面子に装着
され、ソースト1或力へ接地されている回路構成に用い
るの(こ特に)産し−Cいる。その他の参照符号は前述
した例(こお(〕るのと同じ意味を有するものである。
自己支1寺ハツの1妄続休22.17は接続ソイ172
1を経て電界効果l・ランジスタ30のグー1〜接点面
32およびドレイン1岐点面33に導電的に接続されて
いる。
1を経て電界効果l・ランジスタ30のグー1〜接点面
32およびドレイン1岐点面33に導電的に接続されて
いる。
このような構成のちのを用いると、1uu本22゜25
の1法が比較的大きいという事実の為(こ、予M#的な
測定(および1〜ランジスタの選択)を、句t(ヒガリ
ウム電界効床トランジスタの接yjj面31.32゜3
3上で直接行なう場合よりちJ、リ−IM(,4頼11
9Iこ(jなうこと=ができる。従って、1員11.i
のおそれも可成り減少りる。。
の1法が比較的大きいという事実の為(こ、予M#的な
測定(および1〜ランジスタの選択)を、句t(ヒガリ
ウム電界効床トランジスタの接yjj面31.32゜3
3上で直接行なう場合よりちJ、リ−IM(,4頼11
9Iこ(jなうこと=ができる。従って、1員11.i
のおそれも可成り減少りる。。
ソース1区域を接地しない)14成のものに適用りる場
合、ソース接点をゲートJ′3よび1〜レイン接点と同
様に自己支持型接続体に接続りることができる。
合、ソース接点をゲートJ′3よび1〜レイン接点と同
様に自己支持型接続体に接続りることができる。
このJ、うな構成のらのでは、例えば第1半導体本体1
1を単一の(I(A ’ l、抵抗基板26を以・)τ
構成づることにより、接地面が表面12のイ;1yiに
持たらされるJ:う(ごηることがCさる。これにより
、一般的に信号ラインの一部分を形成する接続体22が
接地レベルに極めて接近して沿うように位置し、従って
、半導体装置が(特にマイクロ波に対し> s!め(満
足な高周波時↑(1を呈づ−るJ、うになる。これと同
様な利点は第2〜4図の装置やその変形例に対しても得
られること勿論である。
1を単一の(I(A ’ l、抵抗基板26を以・)τ
構成づることにより、接地面が表面12のイ;1yiに
持たらされるJ:う(ごηることがCさる。これにより
、一般的に信号ラインの一部分を形成する接続体22が
接地レベルに極めて接近して沿うように位置し、従って
、半導体装置が(特にマイクロ波に対し> s!め(満
足な高周波時↑(1を呈づ−るJ、うになる。これと同
様な利点は第2〜4図の装置やその変形例に対しても得
られること勿論である。
本発明は−L述した例のみに限定されず、幾多の変更を
加えうろこと勿論である。例えば、接点接続は必ずしも
自己支持型接続体22(tLJ、び接続ソイ(75を経
で行なう必要は1.′K<、第1半導体本体にはんだイ
;1用の球状体を股(ノ、これによりノリップーヂッ1
の」、うに裏返し装着を行’t−LいうるJ、うにづる
こともできる。この場合、金属化層2りを所望に応じ省
略することができる。珪素半導体本体11は前述した受
動素子の形成にのみ用いられるものではなく、例えば回
路保護の為のショツ1〜!−ダイオード等のような能動
素子を形成する為にも用いることができること勿論であ
る。更に、本発明による回路装置自体は、支持体の反対
側の面上の接地面を、本発明による装置がはんだイ]り
されCいる接点面に導電的に接続づることにより、マで
クロ波回路のような一層大型のアセンブリ内に組込むこ
とができる。この場合、個別の回路素子を有゛りる構成
のものに対しでは、金属化孔の個数が著しく減少する。
加えうろこと勿論である。例えば、接点接続は必ずしも
自己支持型接続体22(tLJ、び接続ソイ(75を経
で行なう必要は1.′K<、第1半導体本体にはんだイ
;1用の球状体を股(ノ、これによりノリップーヂッ1
の」、うに裏返し装着を行’t−LいうるJ、うにづる
こともできる。この場合、金属化層2りを所望に応じ省
略することができる。珪素半導体本体11は前述した受
動素子の形成にのみ用いられるものではなく、例えば回
路保護の為のショツ1〜!−ダイオード等のような能動
素子を形成する為にも用いることができること勿論であ
る。更に、本発明による回路装置自体は、支持体の反対
側の面上の接地面を、本発明による装置がはんだイ]り
されCいる接点面に導電的に接続づることにより、マで
クロ波回路のような一層大型のアセンブリ内に組込むこ
とができる。この場合、個別の回路素子を有゛りる構成
のものに対しでは、金属化孔の個数が著しく減少する。
第2〜4図の回路構成においても、例えば第2図に線図
的に示すように他の抵抗素子20′ を追加覆るような
種々の変形を行なうことができる。更に、伯の半導体材
料や接続方法を用い、ることができること勿論である。
的に示すように他の抵抗素子20′ を追加覆るような
種々の変形を行なうことができる。更に、伯の半導体材
料や接続方法を用い、ることができること勿論である。
また、同一の凹所内に、或いは異なる凹所内に数個の1
−ランジスタを配置することL)できる。
−ランジスタを配置することL)できる。
第1図は本発明にJζる高周波回路装置を線図的に承り
斜視図、 第2図はこのような高周波回路装置(J用いる半導体装
置を線図的に示す平面図、 第3図は第2図の■−■線1.を断面とし矢の方向に見
た断面図、 第1図は第2おJ、び3図に承り半導体装置内に形成し
た回路装置の等1IIIi電気回路図、第5図は本発明
による高周波回路装置に用いる他の半導体装置を線図的
に承り斜視図、第6図は第5図のVl −Vl線J−を
断面として矢の方向に一見た断面図、 第7図は第5図のvm −vu線上を断面とし矢の方向
に児た断面図である。 1・・・高周波回路装置 2・・・絶縁基板3.4・・
・導電パターン 5.21・・・接続ソイA710・・・半導体装置11
・・・第1半導体本体 12・・・主表面13・・・凹
所 14・・・低オーム抵抗半導体区域 15、16・・・酸化物層 17・・・金属化パター
ン18・・・自己インダクタンス 19・・・17の一部分 20・・・抵抗22・・
・自己支持型接続体 23・・・ガラス層 25・・・金属化層(金属
化1η点)26・・・]1型珪素基板 21・・・1
)型層30・・・第2半導体本体 31.32.33・
・・接点面34・・・活性層 35・・・ジー
絶縁基板3G・・・金属層。
斜視図、 第2図はこのような高周波回路装置(J用いる半導体装
置を線図的に示す平面図、 第3図は第2図の■−■線1.を断面とし矢の方向に見
た断面図、 第1図は第2おJ、び3図に承り半導体装置内に形成し
た回路装置の等1IIIi電気回路図、第5図は本発明
による高周波回路装置に用いる他の半導体装置を線図的
に承り斜視図、第6図は第5図のVl −Vl線J−を
断面として矢の方向に一見た断面図、 第7図は第5図のvm −vu線上を断面とし矢の方向
に児た断面図である。 1・・・高周波回路装置 2・・・絶縁基板3.4・・
・導電パターン 5.21・・・接続ソイA710・・・半導体装置11
・・・第1半導体本体 12・・・主表面13・・・凹
所 14・・・低オーム抵抗半導体区域 15、16・・・酸化物層 17・・・金属化パター
ン18・・・自己インダクタンス 19・・・17の一部分 20・・・抵抗22・・
・自己支持型接続体 23・・・ガラス層 25・・・金属化層(金属
化1η点)26・・・]1型珪素基板 21・・・1
)型層30・・・第2半導体本体 31.32.33・
・・接点面34・・・活性層 35・・・ジー
絶縁基板3G・・・金属層。
Claims (1)
- 【特許請求の範囲】 1、基準電位用の導電パターンと、半導体装置どが設(
)られた絶縁基板をイjし、特にマイクロ波に適用Jる
高周波回路装置において、iiη記の半導体装置が第1
半導体祠石の第1半導体本体を有し、この第1半導体本
体の主表面には、能動回路素子が形成されている少くと
も1つの第2半導体本体が設番プられており、前記の第
1半導体木イホには低オーム抵抗の半導体区域が設りら
れており、この半導体区域(J少くとも局部的に前記の
主表面まで延在するとともに基準電位用の導電パターン
に導電的に接続されていることを特徴どりる高周波回路
装置。 2、特許請求の範囲1記載の高周波回路装置において、
前記の第1半導体本体が凹所を有し、この凹所内に前記
の第2半脣休本体が配置されているようにしたことを特
徴どづる高周波回路装置。 3、特許請求の範囲1または2に記載の高周波回路装置
において、前記の第2半導体装置が前記の第1半導体材
料とは異4fる第2半導体材石を以って構成されている
ことを特徴どりる高周波回路装置。 4、特許請求の範囲1〜3のいずれか1つに記載の高周
波回路装置において、前記の低オーム抵抗の半導体区域
が前記の第1半導体本体のほぼ全体を右するようにした
ことを特徴とする高周波回路装置。 5、特許請求の範囲1〜4のいずれか1つに記載の高周
波回路装置において、前記の低オーム抵抗の半導体区域
が多くとも0.05Ω−anの固有抵抗を有づるように
したことを特徴どする高周波回路装置。 6、特許請求の範囲1〜5のいずれか1つに記載の高周
波回路装置におい−C1前記のIL(オーム抵抗半導体
区域が、第1半導体本体の主表面の領域で、第2半導体
本体内に形成された回路素子の接続体に導電7的に接続
されていることを特徴とづる高周波回路装置。 7、特許請求の範囲1〜6のいずれか1つに記載の高周
波回路装置において、第2半導体本体内に形成された回
路素子が、第1半導体本体を被覆づる絶縁材1r3+の
層」−に設けられた金属パターンの少くどら一部分に導
電的に接続されていること4特徴と覆る高周波回路装置
。 8、特許請求の範囲7記載の高周波回路装置に43いて
、金属パターンと、その下側の誘電体どしての絶縁材″
AすIの層と、その−F側の第1 F14導体本体の部
分とを以ってコンデンサが形成されていることを特徴と
する高周波回路装置。 9、特許請求の範囲7記載の高周波回路装置において、
金属パターンが曲が一つくねった形状或いはらせん形状
となっていることを特徴とげる高周波回路装置。 10、特許請求の範囲7記載の高周波回路装置において
、前記の金属パターンが2つの接続領域を有し、これら
接続領域間に抵抗層が配置されていることを特徴とする
高周波回路!l置。 11、特許請求の範囲7記戦の高周波回路装置にJ5い
て、前記の金属パターンの一部分が第1半導体本体の周
縁を越える自己支持型導体どして延右していることを特
徴とする高周波回路装置。 12、特許請求の範囲9〜11のい一す゛れか1つに記
載の高周波回路装置にd3いて、前記の金属パターンは
、厚さが多くとち1100zzのガラス層により前記の
第1半導体本体から局部的に絶縁されていることを特徴
どりる高周波回路装置。 13、高周波回路装置に用いる半導体!!Inにおいて
、前記の半導体装置が第1半導体材料の第1半導体本体
を右し、この第1半導体本体の主表面には、能動回路素
子が形成されている少くとも1つの第2半導体本体が設
【プられており、前記の第1半導体本体には更に低オー
ム抵抗の半導体区域が設けられており、この半導イホ区
域は少くども局部的に第1主表面まで11.7)この第
1主表面に平行な第2二に表面よ−C延在していること
を特徴とりる半導体装置。 14、特許請求の範囲13記載の半導体装置におい−(
、前記の第1半導体本1ホにはその第2主表面で金属化
接点が設(〕られ(いることを特徴ど8する半導体装置
。 15、特許請求の範囲13ま7j f、l: 14に記
載の半導体装置において、前記の第1半導体本1本が凹
所を有し、この凹所内に前記の柄2半導体本体が、配置
されているようにしたことを特徴と覆る半導体装置。 1G、qJ訂請求の範囲13〜1にのいずれか1つに記
載の半導体装置におい、で、前記の第2半導体装置が前
記の第1半導体材料とは異4Tる第2半導体材わ1を以
って構成されていることを特i牧とする半導体装置。 17、特許請求の範囲13〜16のいずれか1つに記載
の半導体装置において、前記の低オーム抵抗の半導体区
域が前記の第1半導体本体のほぼ仝休を右りるようにし
たことをV!i 微と覆る半導体装置。 18、特許請求の範囲13へ・17のいずれか1つに記
載の半導体装置においC1前記の低オーム抵抗の半導体
区域が多くとも0.050− Cmの固有抵抗を有する
ようにしたことを特徴とづる半導体装置。 19、特許請求の範囲13・〜18のいずれか1つ(J
記載の半導体装置においで、前記の低オーム抵抗半導体
区域が、第121′導体本体の第11−表面の領域で、
第2半導体本体内に形成された回路素子の接続体に導電
的に接続され−Cいることを特徴とする半導体装置。 2、特許請求の範囲13〜19のいずれか1つに記載の
半導体装置において、第2 ’I’=導体本体内に形成
された回路素子が、第1半導体本体を被覆づる絶縁材料
の層上に設(]られた金属パターンの少くとも一部分に
導電的に接続され ・ていることを特徴と覆る半導体装
置。 2、特許請求の範囲20記載の半導体装■において、金
属パターンと、ぞの下側の誘電体どしての絶縁材料の層
と、その下側の第1半導体本体の部分とを以−)で二1
ンアンリが形成されていることを特徴とする゛[′−導
体装置。 2、特許請求の範囲20記載の半導体装置において、金
属パターンが曲がりくねった形状或いはらU/υ形状ど
なっていることを特徴とり−る半導体装置。 23、qjj訂請求の範囲20記載の?V導体装■にお
いC1前記の金属パターンが2つの接続領域をイラし、
これら接続領域間に抵抗層が配置されCいることを特徴
とする半導体装置。 24.4Fi許請求の範囲20記載の半導体装置にJ3
いC1前記の金属パターンの一部分が第1半導体本体の
周縁を越える自己支持型導体として延在していることを
特徴とでる半導体装置。 2、特許請求の範囲22〜24のいずれか1つに記載の
半導体装置において、前記の金属パターンは、厚さが多
くどら100μmのガラス層により前記の第1半導体本
体から局部的に絶縁されていることを特′6シと覆る半
導体装置5゜2、特許請求の範囲13〜25のいずれか
1゛つに記載の半導体装置において、第1半導体木捧が
珪素より成り、第2半導体本体が■−V族化合物より成
っていることを特徴と覆゛る半導体装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| NL8202470 | 1982-06-18 | ||
| NL8202470A NL8202470A (nl) | 1982-06-18 | 1982-06-18 | Hoogfrequentschakelinrichting en halfgeleiderinrichting voor toepassing in een dergelijke inrichting. |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS594064A true JPS594064A (ja) | 1984-01-10 |
Family
ID=19839906
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58107976A Pending JPS594064A (ja) | 1982-06-18 | 1983-06-17 | 高周波回路装置 |
Country Status (9)
| Country | Link |
|---|---|
| US (1) | US4739389A (ja) |
| JP (1) | JPS594064A (ja) |
| AU (1) | AU557136B2 (ja) |
| CA (1) | CA1213079A (ja) |
| DE (1) | DE3320275A1 (ja) |
| FR (1) | FR2529013B1 (ja) |
| GB (1) | GB2123209B (ja) |
| IT (1) | IT1170151B (ja) |
| NL (1) | NL8202470A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61292383A (ja) * | 1985-06-20 | 1986-12-23 | Sony Corp | 集積回路装置 |
Families Citing this family (30)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3382183D1 (de) * | 1982-12-23 | 1991-04-04 | Sumitomo Electric Industries | Monolithische integrierte mikrowellenschaltung und verfahren zum auswaehlen derselben. |
| US4577213A (en) * | 1984-03-05 | 1986-03-18 | Honeywell Inc. | Internally matched Schottky barrier beam lead diode |
| US4675717A (en) * | 1984-10-09 | 1987-06-23 | American Telephone And Telegraph Company, At&T Bell Laboratories | Water-scale-integrated assembly |
| CH668667A5 (de) * | 1985-11-15 | 1989-01-13 | Bbc Brown Boveri & Cie | Leistungshalbleitermodul. |
| US5060048A (en) * | 1986-10-22 | 1991-10-22 | Siemens Aktiengesellschaft & Semikron GmbH | Semiconductor component having at least one power mosfet |
| FR2608318B1 (fr) * | 1986-12-16 | 1989-06-16 | Thomson Semiconducteurs | Dispositif semi-conducteur a faible bruit en hyperfrequence, monte dans un boitier |
| JPS6414949A (en) * | 1987-07-08 | 1989-01-19 | Nec Corp | Semiconductor device and manufacture of the same |
| US4901136A (en) * | 1987-07-14 | 1990-02-13 | General Electric Company | Multi-chip interconnection package |
| JPH02184054A (ja) * | 1989-01-11 | 1990-07-18 | Toshiba Corp | ハイブリッド型樹脂封止半導体装置 |
| US4967258A (en) * | 1989-03-02 | 1990-10-30 | Ball Corporation | Structure for use in self-biasing and source bypassing a packaged, field-effect transistor and method for making same |
| EP0393220B1 (en) * | 1989-04-20 | 1994-07-13 | International Business Machines Corporation | Integrated circuit package |
| JPH0777261B2 (ja) * | 1989-07-10 | 1995-08-16 | 三菱電機株式会社 | 固体撮像装置及びその組立方法 |
| US5244833A (en) * | 1989-07-26 | 1993-09-14 | International Business Machines Corporation | Method for manufacturing an integrated circuit chip bump electrode using a polymer layer and a photoresist layer |
| DE68927931T2 (de) * | 1989-07-26 | 1997-09-18 | Ibm | Verfahren zur Herstellung einer Packungsstruktur für einen integrierten Schaltungschip |
| JPH0724270B2 (ja) * | 1989-12-14 | 1995-03-15 | 株式会社東芝 | 半導体装置及びその製造方法 |
| EP0460554A1 (en) * | 1990-05-30 | 1991-12-11 | Sanyo Electric Co., Ltd. | Hybrid integrated circuit device |
| US5049978A (en) * | 1990-09-10 | 1991-09-17 | General Electric Company | Conductively enclosed hybrid integrated circuit assembly using a silicon substrate |
| US5153408A (en) * | 1990-10-31 | 1992-10-06 | International Business Machines Corporation | Method and structure for repairing electrical lines |
| DE4108154A1 (de) * | 1991-03-14 | 1992-09-17 | Telefunken Electronic Gmbh | Elektronische baugruppe und verfahren zur herstellung von elektronischen baugruppen |
| EP0506122A3 (en) * | 1991-03-29 | 1994-09-14 | Matsushita Electric Industrial Co Ltd | Power module |
| US5151769A (en) * | 1991-04-04 | 1992-09-29 | General Electric Company | Optically patterned RF shield for an integrated circuit chip for analog and/or digital operation at microwave frequencies |
| JPH0583017A (ja) * | 1991-09-24 | 1993-04-02 | Mitsubishi Electric Corp | マイクロ波集積回路装置 |
| US5596171A (en) * | 1993-05-21 | 1997-01-21 | Harris; James M. | Package for a high frequency semiconductor device and methods for fabricating and connecting the same to an external circuit |
| US5665649A (en) * | 1993-05-21 | 1997-09-09 | Gardiner Communications Corporation | Process for forming a semiconductor device base array and mounting semiconductor devices thereon |
| JP2638514B2 (ja) * | 1994-11-11 | 1997-08-06 | 日本電気株式会社 | 半導体パッケージ |
| DE19720300B4 (de) * | 1996-06-03 | 2006-05-04 | CiS Institut für Mikrosensorik gGmbH | Elektronisches Hybrid-Bauelement und Verfahren zu seiner Herstellung |
| WO1998020553A1 (en) * | 1996-11-05 | 1998-05-14 | Philips Electronics N.V. | Semiconductor device with a high-frequency bipolar transistor on an insulating substrate |
| JP3859340B2 (ja) * | 1998-01-06 | 2006-12-20 | 三菱電機株式会社 | 半導体装置 |
| EP1487019A1 (en) * | 2003-06-12 | 2004-12-15 | Koninklijke Philips Electronics N.V. | Electronic device and method of manufacturing thereof |
| US9214909B2 (en) * | 2005-07-29 | 2015-12-15 | Mks Instruments, Inc. | High reliability RF generator architecture |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS50147292A (ja) * | 1974-05-15 | 1975-11-26 | ||
| JPS5337383A (en) * | 1976-09-20 | 1978-04-06 | Hitachi Ltd | Semiconductor integrated circuit |
Family Cites Families (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3022472A (en) * | 1958-01-22 | 1962-02-20 | Bell Telephone Labor Inc | Variable equalizer employing semiconductive element |
| LU38614A1 (ja) * | 1959-05-06 | |||
| DE1591501A1 (de) * | 1967-06-06 | 1970-02-26 | Siemens Ag | Integrierter Halbleiterschaltkreis |
| US3577037A (en) * | 1968-07-05 | 1971-05-04 | Ibm | Diffused electrical connector apparatus and method of making same |
| JPS4947713B1 (ja) * | 1970-04-27 | 1974-12-17 | ||
| US4023198A (en) * | 1974-08-16 | 1977-05-10 | Motorola, Inc. | High frequency, high power semiconductor package |
| US3996603A (en) * | 1974-10-18 | 1976-12-07 | Motorola, Inc. | RF power semiconductor package and method of manufacture |
| US4122479A (en) * | 1975-01-31 | 1978-10-24 | Hitachi, Ltd. | Optoelectronic device having control circuit for light emitting element and circuit for light receiving element integrated in a semiconductor body |
| JPS5293285A (en) * | 1976-02-02 | 1977-08-05 | Hitachi Ltd | Structure for semiconductor device |
| US4092664A (en) * | 1976-02-17 | 1978-05-30 | Hughes Aircraft Company | Carrier for mounting a semiconductor chip |
| JPS5411666A (en) * | 1977-06-28 | 1979-01-27 | Nec Corp | Microwave high output transistor |
| US4190854A (en) * | 1978-02-15 | 1980-02-26 | National Semiconductor Corporation | Trim structure for integrated capacitors |
| JPS5591165A (en) * | 1978-12-28 | 1980-07-10 | Fujitsu Ltd | Microwave ic |
| EP0015709B1 (en) * | 1979-03-10 | 1984-05-23 | Fujitsu Limited | Constructional arrangement for semiconductor devices |
| JPS57166068A (en) * | 1981-04-07 | 1982-10-13 | Toshiba Corp | Semiconductor device |
| EP0062725B1 (de) * | 1981-04-14 | 1984-09-12 | Deutsche ITT Industries GmbH | Verfahren zum Herstellen eines integrierten Planartransistors |
| US4463322A (en) * | 1981-08-14 | 1984-07-31 | Texas Instruments Incorporated | Self-biasing for FET-driven microwave VCOs |
-
1982
- 1982-06-18 NL NL8202470A patent/NL8202470A/nl not_active Application Discontinuation
-
1983
- 1983-06-04 DE DE19833320275 patent/DE3320275A1/de not_active Withdrawn
- 1983-06-14 CA CA000430318A patent/CA1213079A/en not_active Expired
- 1983-06-15 IT IT2164183A patent/IT1170151B/it active
- 1983-06-15 GB GB8316270A patent/GB2123209B/en not_active Expired
- 1983-06-16 AU AU15837/83A patent/AU557136B2/en not_active Ceased
- 1983-06-17 FR FR8310036A patent/FR2529013B1/fr not_active Expired
- 1983-06-17 JP JP58107976A patent/JPS594064A/ja active Pending
-
1986
- 1986-09-26 US US06/913,615 patent/US4739389A/en not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS50147292A (ja) * | 1974-05-15 | 1975-11-26 | ||
| JPS5337383A (en) * | 1976-09-20 | 1978-04-06 | Hitachi Ltd | Semiconductor integrated circuit |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61292383A (ja) * | 1985-06-20 | 1986-12-23 | Sony Corp | 集積回路装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CA1213079A (en) | 1986-10-21 |
| FR2529013B1 (fr) | 1987-04-17 |
| AU557136B2 (en) | 1986-12-04 |
| GB8316270D0 (en) | 1983-07-20 |
| IT8321641A1 (it) | 1984-12-15 |
| GB2123209B (en) | 1986-01-02 |
| DE3320275A1 (de) | 1983-12-22 |
| US4739389A (en) | 1988-04-19 |
| FR2529013A1 (fr) | 1983-12-23 |
| GB2123209A (en) | 1984-01-25 |
| AU1583783A (en) | 1983-12-22 |
| NL8202470A (nl) | 1984-01-16 |
| IT1170151B (it) | 1987-06-03 |
| IT8321641A0 (it) | 1983-06-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS594064A (ja) | 高周波回路装置 | |
| US3986196A (en) | Through-substrate source contact for microwave FET | |
| EP0154998B1 (en) | Improved structure of power supply wirings in semiconductor integrated circuit | |
| US3423650A (en) | Monolithic semiconductor microcircuits with improved means for connecting points of common potential | |
| JP2922462B2 (ja) | 半導体デバイス | |
| US6177707B1 (en) | Semiconductor device comprising a glass supporting body onto which a substrate with semiconductor elements and a metalization is attached by means of an adhesive | |
| JPS62500413A (ja) | ウエ−ハ スケ−ル集積アセンブリ | |
| JP2002083936A (ja) | 化合物半導体装置 | |
| JPS58182308A (ja) | 高周波回路 | |
| US4992764A (en) | High-power FET circuit | |
| JPS6093817A (ja) | 可変遅延ライン装置 | |
| US6806536B2 (en) | Multiple-function electronic chip | |
| US3838443A (en) | Microwave power transistor chip carrier | |
| US4782381A (en) | Chip carrier | |
| US5751555A (en) | Electronic component having reduced capacitance | |
| US5399906A (en) | High-frequency hybrid semiconductor integrated circuit structure including multiple coupling substrate and thermal dissipator | |
| US4697159A (en) | Tuning capacitors with selectable capacitance configurations for coupling between microwave circuits | |
| JPH0897367A (ja) | 半導体装置 | |
| US5210599A (en) | Semiconductor device having a built-in capacitor and manufacturing method thereof | |
| JP2606487B2 (ja) | 半導体装置 | |
| JP2880023B2 (ja) | 高周波トランジスタ回路 | |
| EP0361900B1 (en) | Semiconductor device having a built-in capacitor and manufacturing method thereof | |
| JPS6146049A (ja) | 半導体装置 | |
| JPH02140969A (ja) | 半導体集積回路装置 | |
| JP3468851B2 (ja) | モノリシックマイクロ波ic |