JPS5941008A - シ−ケンスコントロ−ル回路 - Google Patents
シ−ケンスコントロ−ル回路Info
- Publication number
- JPS5941008A JPS5941008A JP15098682A JP15098682A JPS5941008A JP S5941008 A JPS5941008 A JP S5941008A JP 15098682 A JP15098682 A JP 15098682A JP 15098682 A JP15098682 A JP 15098682A JP S5941008 A JPS5941008 A JP S5941008A
- Authority
- JP
- Japan
- Prior art keywords
- switch circuit
- input
- start address
- control
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B19/00—Program-control systems
- G05B19/02—Program-control systems electric
- G05B19/04—Program control other than numerical control, i.e. in sequence controllers or logic controllers
- G05B19/045—Program control other than numerical control, i.e. in sequence controllers or logic controllers using logic state machines, consisting only of a memory or a programmable logic device containing the logic for the controlled machine and in which the state of its outputs is dependent on the state of its inputs or part of its own output states, e.g. binary decision controllers, finite state controllers
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Automation & Control Theory (AREA)
- Programmable Controllers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明はプログラムの作成、変更を容易に行なえるシー
ケンスコントロール回路に関する。
ケンスコントロール回路に関する。
一般にシーケンスコントロール回路は一定の入力信号に
応じて、予めプログラムした出力信号を発生Ｔる。この
ようなものとしては、たとえばマイクロコンピュータを
用いて、予めプログラムラ書込んだＲＬＩＭｌａｏ：用
いて制御を行なうものが考えられる。しかしながらこの
ようなものでは、演算回路を有する之めに構造が複雑に
なり、またメモリに作業順域を必要とするためにｌ（Ａ
Ｍ （ランダム、アクセス、メモリ）を必要とし、コス
トも高価になる０またプログラムを単一のｌ（ＵＭ（リ
ード、オンリー、メモリ）（二書き込んだものではその
一部分でも変更する場合は、全てのプログラムを変更す
る必要がある。さらＣ二この種の装置のプログラミング
には。
応じて、予めプログラムした出力信号を発生Ｔる。この
ようなものとしては、たとえばマイクロコンピュータを
用いて、予めプログラムラ書込んだＲＬＩＭｌａｏ：用
いて制御を行なうものが考えられる。しかしながらこの
ようなものでは、演算回路を有する之めに構造が複雑に
なり、またメモリに作業順域を必要とするためにｌ（Ａ
Ｍ （ランダム、アクセス、メモリ）を必要とし、コス
トも高価になる０またプログラムを単一のｌ（ＵＭ（リ
ード、オンリー、メモリ）（二書き込んだものではその
一部分でも変更する場合は、全てのプログラムを変更す
る必要がある。さらＣ二この種の装置のプログラミング
には。
一般に制度の技術を必要とし、また何らかの原因でプロ
グラムが暴走した場合に出力信号？与える外部の装置の
保護対策も必要となる。
グラムが暴走した場合に出力信号？与える外部の装置の
保護対策も必要となる。
さらＣマイクロコンピュータを用いずにｉｔ−ＲＯＭに
書き込んだプログラムを順次に実行するようにしてもほ
とんど同様の問題点を内在でることになる。
書き込んだプログラムを順次に実行するようにしてもほ
とんど同様の問題点を内在でることになる。
本発明は上記の事情に１みてなされたものでプログラム
の作成、変更が容易で構造も簡単にでき、しかも高信頼
性を得られるシーケンスコントロール回路を提供するこ
とを目的とするものである。
の作成、変更が容易で構造も簡単にでき、しかも高信頼
性を得られるシーケンスコントロール回路を提供するこ
とを目的とするものである。
Ｔなわち本発明は、入力信号Ｃ二応じてスタートアドレ
ス信号を出力する第１のＲ（ＪＭとこのスタートアドレ
ス信号で指定されたプログラムを出力する第２のＲＯＭ
とを設け、この外２のＲＯＭの出力信号に含まれる次回
のアドレス信号と上記スタートアドレス信号の一方ヲス
イッを回路で選択して第２のＲＬＩＭのアドレス指定を
行なうことを特徴とτるものである、〔発明の実施例〕 ？参照して詳細に説明する。図中１は外部から与えられ
る入力信号に応じて所定のスタート信号？出力する第１
０Ｊ Ｒ（Ｊ Ｍである。そしてこのスタートアドレス
信号をスイッチ回路２の一方の入力へ与え、さらＣ二こ
の出力をアドレスラッテ３を介して第２のＲ（ＪＭ４／
＼与える。この第２のＲＯＭ４にｔまス示しない外部の
機器および上記第１のＲ（Ｊ Ｍへ与える出カバターン
データ。
ス信号を出力する第１のＲ（ＪＭとこのスタートアドレ
ス信号で指定されたプログラムを出力する第２のＲＯＭ
とを設け、この外２のＲＯＭの出力信号に含まれる次回
のアドレス信号と上記スタートアドレス信号の一方ヲス
イッを回路で選択して第２のＲＬＩＭのアドレス指定を
行なうことを特徴とτるものである、〔発明の実施例〕 ？参照して詳細に説明する。図中１は外部から与えられ
る入力信号に応じて所定のスタート信号？出力する第１
０Ｊ Ｒ（Ｊ Ｍである。そしてこのスタートアドレス
信号をスイッチ回路２の一方の入力へ与え、さらＣ二こ
の出力をアドレスラッテ３を介して第２のＲ（ＪＭ４／
＼与える。この第２のＲＯＭ４にｔまス示しない外部の
機器および上記第１のＲ（Ｊ Ｍへ与える出カバターン
データ。
該制御の実行期間を指定するアドレス実行時間データ、
次の制御の実行アドレス、制御の停止を指定する停止デ
ータを書き込んでいる。そして上記出カバターンデータ
は第１のＲＩＪＭＩへ入力される入力信号およびアドレ
スラッテ３とともにマトリックスを構成し、その内容に
応じてスタートアドレス信号の内容を制御する。またア
ドレス実行時間データはスイッチ回路２の他方の人力へ
与え、停止データ５二よりスイッチ回路２？制御する０
丁なわちプログラムの実行開始とともにスイッチ回路２
は他方の入力を選択し、停止データにより他方の入力を
選択する◎このような構成であれば外部から与えられる
入力信号に応じて第１０Ｊ ＲＯＭ ｌからスタートア
ドレス信号をスイッチ回路２へ与える。そしてこのスイ
ッチ回路２の出力をアドレスラッチ３でラッチし、第２
のＲＵＭｄのアドレス指定を行なうロセして第２のＲＬ
）Ｍ Ｊから出力される出カバターンデータな図示しな
い外部の機器および第ｌのｌ（０Ｍ７へ与え、かつアド
レス実行時間データで指定される期聞、上記出カバター
ンデータの内容に応じた制御を行なう。また第２の８０
Ｍ４から次の実行アドレスのデータをスイッチ回路２へ
与え、場に実行中の制御をアドレス実行時間データで指
定される期旧１だけ実行するとと、もに上記０次の実行
アドレスのデータを読み辺んで該アドレスで指定される
プログラムを実行する０また第２のＲ（Ｊ Ｍ ４から
停止データが出力されると、現Ｃ−実行中の制御の終了
時点で外部からの入力信号待ちとなるＯＴなわち、第１
（ＩＪ Ｒ（Ｊ Ｍ ｔは外部からの入力に対する処
理を行ない、第２のＲＵＭ ４は外部に対下る出力処理
を行なうようにしている口したがってプログラムした制
御の内容を変更し。
次の制御の実行アドレス、制御の停止を指定する停止デ
ータを書き込んでいる。そして上記出カバターンデータ
は第１のＲＩＪＭＩへ入力される入力信号およびアドレ
スラッテ３とともにマトリックスを構成し、その内容に
応じてスタートアドレス信号の内容を制御する。またア
ドレス実行時間データはスイッチ回路２の他方の人力へ
与え、停止データ５二よりスイッチ回路２？制御する０
丁なわちプログラムの実行開始とともにスイッチ回路２
は他方の入力を選択し、停止データにより他方の入力を
選択する◎このような構成であれば外部から与えられる
入力信号に応じて第１０Ｊ ＲＯＭ ｌからスタートア
ドレス信号をスイッチ回路２へ与える。そしてこのスイ
ッチ回路２の出力をアドレスラッチ３でラッチし、第２
のＲＵＭｄのアドレス指定を行なうロセして第２のＲＬ
）Ｍ Ｊから出力される出カバターンデータな図示しな
い外部の機器および第ｌのｌ（０Ｍ７へ与え、かつアド
レス実行時間データで指定される期聞、上記出カバター
ンデータの内容に応じた制御を行なう。また第２の８０
Ｍ４から次の実行アドレスのデータをスイッチ回路２へ
与え、場に実行中の制御をアドレス実行時間データで指
定される期旧１だけ実行するとと、もに上記０次の実行
アドレスのデータを読み辺んで該アドレスで指定される
プログラムを実行する０また第２のＲ（Ｊ Ｍ ４から
停止データが出力されると、現Ｃ−実行中の制御の終了
時点で外部からの入力信号待ちとなるＯＴなわち、第１
（ＩＪ Ｒ（Ｊ Ｍ ｔは外部からの入力に対する処
理を行ない、第２のＲＵＭ ４は外部に対下る出力処理
を行なうようにしている口したがってプログラムした制
御の内容を変更し。
あるいは新たなプログラムを作５３Ｅ’ｆる場合も第１
、第２のｌ（０Ｍ１．４の内容を各別に変更てれはよい
の′Ｖ間単かつ容易に行なえる利点がある。また、第１
．第２のＲＯＭ１．４の内容は所望の制御内答毎Ｃ二分
割し、かつ相互仁独立する複数のプログラムを収納し、
これらを適宜に選択てれはよいのでプログラムの作成に
格別。
、第２のｌ（０Ｍ１．４の内容を各別に変更てれはよい
の′Ｖ間単かつ容易に行なえる利点がある。また、第１
．第２のＲＯＭ１．４の内容は所望の制御内答毎Ｃ二分
割し、かつ相互仁独立する複数のプログラムを収納し、
これらを適宜に選択てれはよいのでプログラムの作成に
格別。
高度の技術も必要としない。さらＣ−スイツチ回路２Ｃ
二は常に次の実行アドレスのデータを与えるようＣ二し
ているので、プログラムの実行中。
二は常に次の実行アドレスのデータを与えるようＣ二し
ているので、プログラムの実行中。
アドレス実行時間データの内容ヲ経過Ｔる毎ｇ二次の実
行アドレスのデータで指定される新たな制御？開始する
ため（二原理的にプログラムの暴走を生じない◎ なお出力データ１１号は第ｌのＲＬ）ＭＪへも与え、こ
の内容とへカイー号の内容とに応じてスタートアドレス
信号を出力するマトリクスを構成するようにしている。
行アドレスのデータで指定される新たな制御？開始する
ため（二原理的にプログラムの暴走を生じない◎ なお出力データ１１号は第ｌのＲＬ）ＭＪへも与え、こ
の内容とへカイー号の内容とに応じてスタートアドレス
信号を出力するマトリクスを構成するようにしている。
したがって、上記出力データ信号に応じて外部からの入
力信号（二対Ｔるスタートアドレス信号の内容？制御す
ることかできる。
力信号（二対Ｔるスタートアドレス信号の内容？制御す
ることかできる。
以上詳述したようＣ二本発明によればプログラムの作成
、変更が容易で構造も簡単でありしかもプログラムの暴
走する虞もなく、コストも安価であり、演算処理回路等
の複雑な回路を用いるものｆ二比して畠速処理？行なう
ことができるシーケンスコントロール回路を提供するこ
とかできる。
、変更が容易で構造も簡単でありしかもプログラムの暴
走する虞もなく、コストも安価であり、演算処理回路等
の複雑な回路を用いるものｆ二比して畠速処理？行なう
ことができるシーケンスコントロール回路を提供するこ
とかできる。
図は本発明の一実施例をホ１−ブロック図であるＯ
１・・・第１のＲＯＭ、２・・・スイッチ回路、３・・
・アドレスラッチ、４・・・＠２のＲｕＭｎ出１鉱代理
人弁理士 鈴 江 武 彦
・アドレスラッチ、４・・・＠２のＲｕＭｎ出１鉱代理
人弁理士 鈴 江 武 彦
Claims (1)
- 外部から与えられる入力信号に応じてスタートアドレス
信号を出力する第１の１（（ＪＭと、上記スタートアド
レス信号を一方の入力へ与えられるスイッチ回路と、こ
のスイッチ回路から与えられるスタートアドレスに応じ
て読み出した出カバターンデータ？外部の機器へ与えて
同時Ｃ二出力されるアドレス実行時間の内容に応じた期
は１だけ所定の制′ａを行なうとともに上記出カバター
ンデータを上記第ｌのＲｔＪＭへ与えてスタートアドレ
ス信号の内容を制御しざらに次Ｃ二実行すべき制御内容
に応じた次の実行アドレスのデータ？上記スイッチ回路
の他方の入力へ与える第２のＲ（ＪＭとを具備するシー
ケンスコントロール回路０
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15098682A JPS5941008A (ja) | 1982-08-31 | 1982-08-31 | シ−ケンスコントロ−ル回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15098682A JPS5941008A (ja) | 1982-08-31 | 1982-08-31 | シ−ケンスコントロ−ル回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5941008A true JPS5941008A (ja) | 1984-03-07 |
Family
ID=15508782
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15098682A Pending JPS5941008A (ja) | 1982-08-31 | 1982-08-31 | シ−ケンスコントロ−ル回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5941008A (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS506239A (ja) * | 1973-05-17 | 1975-01-22 | ||
| JPS5386136A (en) * | 1977-01-06 | 1978-07-29 | Nec Corp | Control circuit |
-
1982
- 1982-08-31 JP JP15098682A patent/JPS5941008A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS506239A (ja) * | 1973-05-17 | 1975-01-22 | ||
| JPS5386136A (en) * | 1977-01-06 | 1978-07-29 | Nec Corp | Control circuit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6334795A (ja) | 半導体記憶装置 | |
| JPS5941008A (ja) | シ−ケンスコントロ−ル回路 | |
| JPS5960488A (ja) | カラ−グラフイツクメモリのデ−タ書き込み装置 | |
| JPH033200A (ja) | 半導体記憶装置 | |
| JPS6047664B2 (ja) | 情報処理装置 | |
| JP2769384B2 (ja) | 演算制御ｉｃおよび情報処理装置 | |
| JPS61120260A (ja) | 順次デ−タ記憶回路のアクセス装置 | |
| JPS6148174B2 (ja) | ||
| JP2552287B2 (ja) | システムバス方式 | |
| JPS6214245A (ja) | ワンチツプマイクロコンピユ−タ | |
| JPS60134940A (ja) | 情報処理装置のレジスタ選択方式 | |
| JPH01239485A (ja) | 大規模集積回路 | |
| JPS60120457A (ja) | ダイレクトメモリアクセス制御装置 | |
| JPS6280744A (ja) | Ｒａｍの制御回路 | |
| JPH0562780B2 (ja) | ||
| JPH02136921A (ja) | レジスタアクセス方式 | |
| JPH01109460A (ja) | データ転送装置 | |
| JPS6089256A (ja) | フアイル制御装置 | |
| JPS6232818B2 (ja) | ||
| JPH01188948A (ja) | テンプレートマッチング用アドレス生成装置 | |
| JPS62260242A (ja) | 連続デ−タ用大容量メモリ装置 | |
| JPH03177951A (ja) | データ幅拡張方法 | |
| JPS6261133A (ja) | メモリ・アクセス制御装置 | |
| JPS62279441A (ja) | マイクロコンピユ−タのメモリシステム | |
| JPS5856123B2 (ja) | シ−ケンス制御装置 |