JPS594336Y2 - デジタル積分回路

Info

【考案の詳細な説明】本考案は複数の信号発生装置からの信号を受けるデジタ
ル積分回路に関するものである。

従来のデジタル積分回路は信号発生装置からの信号を直
接カウンタのクリア端子に接続していた。

従って複数の信号をデジタル積分する場合、各信号用に
カウンタを用意するか、あるいはデジタル積分する全信
号の論理和をとりカウンタを共用するといった方法が採
られていた。

各信号用にカウンタを用意する前者の方法では回路素子
の実装面から好ましくなく、また全信号の論理和をとり
カウンタを共用する後者の方法では全信号の論理和をと
っているため一つの信号がカウンタのクリアを無効とす
るレベルになった時化の信号に対するテ゛ジタル積分効
果が低下するといった問題があった。

本考案の目的は、上記した従来技術の欠点をなくし、実
装面から効率的に、かつ動作上確実に複数の各信号のデ
ジタル積分をできるようにすることである。

本考案は、複数の信号のデジタル積分を行う場合、各信
号の論理和をとる前に、各信号に対応するフリップフロ
ップの出力とこの信号の論理積をとれば、各信号につい
て独立したデジタル積分を行えることに着目し、複数の
デジタル積分を回路素子を有効かつ確実に活用するよう
工夫したものである。

以下実施例図面を参照して本考案を説明する。

デジタル積分したい複数の信号を同一レベル方向に極性
変換し、その後の信号Ｐ１．Ｐ２・・・、Ｐｎ、と各
信号のレベルを記憶するフリップフロップ１の出力との
論理積をとるナントゲート２が設けられる。

そしてこの各々のナントゲート２の出力の接続論理和を
とりカウンタ３のクリア入力とする。

カウンタ３のトリガ入力端に加えられるクロック信号の
周波数は積分時間がら適当に設定され、またカウンタ３
の出力ビットは各信号の積分時間の設定から自由に選択
し得る。

この選択した出力と前記信号Ｐ１．Ｐ２．・・・、Ｐ
ｎとの論理積がナントゲート４によりとられ、該各ナン
トゲート４の出力は各フリップフロップ１のセット入力
端に加えられる。

またフリップフロップ１のリセット入力端には直接各信
号Ｐ１．Ｐ２．・・・、Ｐｎが加えられる。

今一つの信号例えばＰｌがローレベルからハイレベルに
なった時、カウンタ３のクリアは無効となりクロック信
号のカウントを開始する。

積分時間の設定が適当なものであれば、この信号のレベ
ル変化が雑音によるものかあるいは本来のレベル変化で
あるかが判断できる。

すなわち、雑音によるものであれば、この変化は積分時
間に比べ十分短い時間で元のレベルになりカウンタ３の
クリアを有効とする。

また本来のレベル変化であれば積分時間の経過後この信
号レベルを記憶するフリップフロップ１（Ｆｌ）がセッ
トされる。

この出力によってナントゲート２はそのゲートを閉じカ
ウンタ３のクリアを有効とし、他の信号Ｐ２〜Ｐｎに対
する積分効果も同様に得られる。

第２図は本考案の他の実施例を示すもので、第１図と同
一部分は同一符号で示す。

第１図と異なるのは、信号のレベルを記憶するフリップ
フロップ１のリセット入力にも上記第１図の例と同一構
成を用いたデジタル積分した出力を用いたことにある。

この実施例では複数の信号のハイレベル、ローレベル両
方に対してデジタル積分することができ、また上記実施
例のように信号の極性変換の必要がないという特徴を有
する。

なお、第２図において、６は各信号Ｐ工、Ｐ２・・・、
Ｐｎと該信号に対応する各フリップフロップ１の出力
との論理積をとるインバートナントゲートであって、両
入力が共ニローレベルの時ローレベルの出力を発生スル
モのである。

７は、前記実施例のナントゲート４と同様に、各信号Ｐ
１．Ｐ２．・・・、Ｐｎとカウンタ８の出力との論理
積をとるインバートナントゲート、９はインバータであ
る。

以上のように本考案によれば、複数の信号のデジタル積
分を行う場合カウンタを共用でき、しかも人力信号が別
々に切変わるものの組み合せ、もしくは、起点となるど
れか一つの信号に対しての積分が重要な意味を持つ入力
信号群に対して確実な積分機能を発揮することができる
。

【図面の簡単な説明】

第１図及び第２図は夫々本考案デジタル積分回路の実施
例を示すブロック回路図である。図において、１はフリップフロップ、２，４はナントゲ
ート、３．８はカウンタ、５は抵抗、６，７はインバー
トナントゲート、９はインバータである。

【実用新案登録請求の範囲】