JPS5945526A - 割込処理方式 - Google Patents
割込処理方式Info
- Publication number
- JPS5945526A JPS5945526A JP15614982A JP15614982A JPS5945526A JP S5945526 A JPS5945526 A JP S5945526A JP 15614982 A JP15614982 A JP 15614982A JP 15614982 A JP15614982 A JP 15614982A JP S5945526 A JPS5945526 A JP S5945526A
- Authority
- JP
- Japan
- Prior art keywords
- priority
- input
- output
- devices
- dpn
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
- G06F13/24—Handling requests for interconnection or transfer for access to input/output bus using interrupt
- G06F13/26—Handling requests for interconnection or transfer for access to input/output bus using interrupt with priority control
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Bus Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は電ｎ機システムにおける割込処理方式％式％
計Ｗ機は命令の読取、解読、実行を自動的に行なってい
るが、一度走りだしたならば外部より制御できないので
は都合が悪い。これはその計算機が１人の人に専用され
るからであり、１台の計算機を多数で利用するには不便
となる。このために必要に応じて外部からの信号により
実行中のプロダラムを中断して、曲のプロクラ、ｌ−金
゛Ｉ４施しぞれが終つｔこｌｒらば再び元のプロダラム
の実４ｊシ行な・）機能、所謂ｉ’ｉｎ込機能が考え４
’、 ４１ ／二。
るが、一度走りだしたならば外部より制御できないので
は都合が悪い。これはその計算機が１人の人に専用され
るからであり、１台の計算機を多数で利用するには不便
となる。このために必要に応じて外部からの信号により
実行中のプロダラムを中断して、曲のプロクラ、ｌ−金
゛Ｉ４施しぞれが終つｔこｌｒらば再び元のプロダラム
の実４ｊシ行な・）機能、所謂ｉ’ｉｎ込機能が考え４
’、 ４１ ／二。
割込’Ｊ３５ 囚のＪｔＱ Ｊ７ｉ ｏ）１つにデバイ
−１−ボンドが・ト）ろ。
−１−ボンドが・ト）ろ。
これ１：↑入出力装置が指示され１コ操仕・動（１・が
冗−１しｔこことを中央処理部に通グ（１ａ−るイトｌ
Ｊｉ、−’ある。入出力装置Ｉ￥の１つであるイ鼓気テ
ィグ））装置ｉ！′ｆヲ１ノＩＪにとれば中央処理装置
は磁気ティスフ装ＱＶにシーり命令を与えると、この命
令はグヤオル制御装置〜、チャネル装置、入出力制御装
置瞥を介して入出力装置〆７すなわち磁気ディスク装置
醒に伝達さｔＬる。伝達゛ざると入出力装置と入出力制
菌１装置との接続関係１ｉ解除され、従って入出力制御
装置ン１は他の入出力装置に対する制御を行なう。入出
力装置がシーク動作を完了すると人出力制御装置に割込
要求（ｉバイスエンド）をｌす）げろ。これＩ、すゾ１
−オルシ子１ンイ、ザヤネル制御装置ケ介して中央処理
部に伝達され、中央処理部はその割込要求の要囚不、・
判断しし次の処理を指令する。
冗−１しｔこことを中央処理部に通グ（１ａ−るイトｌ
Ｊｉ、−’ある。入出力装置Ｉ￥の１つであるイ鼓気テ
ィグ））装置ｉ！′ｆヲ１ノＩＪにとれば中央処理装置
は磁気ティスフ装ＱＶにシーり命令を与えると、この命
令はグヤオル制御装置〜、チャネル装置、入出力制御装
置瞥を介して入出力装置〆７すなわち磁気ディスク装置
醒に伝達さｔＬる。伝達゛ざると入出力装置と入出力制
菌１装置との接続関係１ｉ解除され、従って入出力制御
装置ン１は他の入出力装置に対する制御を行なう。入出
力装置がシーク動作を完了すると人出力制御装置に割込
要求（ｉバイスエンド）をｌす）げろ。これＩ、すゾ１
−オルシ子１ンイ、ザヤネル制御装置ケ介して中央処理
部に伝達され、中央処理部はその割込要求の要囚不、・
判断しし次の処理を指令する。
さて、入出力制御袋Ｎ配子に複数ｌｆの入出力坊置が接
続された場合を考えると入出力制御装置は次のように動
く。才゛なわち入出力装置から割込要求が生じるが、こ
の割込要求を入出力装置が受旬Ｌｊ ル４Ｊ−−ヒスは
７ｉ？に設定の入出力装置から順に行なっている。した
がって、複数の入出力装置から同時に割込要求が発生し
たことを考えると先頭の入出力装置からの割込要求のみ
が受は入れられ他の入出力装置の割込要求は待状態とな
リーリービスのアンバランスが生じる。このことはサー
ビスの度合が低い程に処理時ｆｆｆ１が長くなることを
意味し、これが電算機全体の処理時間を規定することと
なる。このような現象は複数のプログラムが同じ処理を
行なうようにマルチプログラミングにで運用された場合
に持に顕著となる。
続された場合を考えると入出力制御装置は次のように動
く。才゛なわち入出力装置から割込要求が生じるが、こ
の割込要求を入出力装置が受旬Ｌｊ ル４Ｊ−−ヒスは
７ｉ？に設定の入出力装置から順に行なっている。した
がって、複数の入出力装置から同時に割込要求が発生し
たことを考えると先頭の入出力装置からの割込要求のみ
が受は入れられ他の入出力装置の割込要求は待状態とな
リーリービスのアンバランスが生じる。このことはサー
ビスの度合が低い程に処理時ｆｆｆ１が長くなることを
意味し、これが電算機全体の処理時間を規定することと
なる。このような現象は複数のプログラムが同じ処理を
行なうようにマルチプログラミングにで運用された場合
に持に顕著となる。
本発明はかかる点に着目し、入出力装置に対するサービ
スを均等化し、もって処理時間の短縮を行なうことを目
的としてなされたものである。すなわち、装置単位に設
定された優先度を変更イる手段を有し、該菱更手段はこ
の優先度を所定の周期毎にサイクリックに変化すること
により全装置に対するサービスを均等としたこと４侍、
＋ｊ徴とするものである。
スを均等化し、もって処理時間の短縮を行なうことを目
的としてなされたものである。すなわち、装置単位に設
定された優先度を変更イる手段を有し、該菱更手段はこ
の優先度を所定の周期毎にサイクリックに変化すること
により全装置に対するサービスを均等としたこと４侍、
＋ｊ徴とするものである。
以下図面に沿って本発明による割込処理方式を説明１−
る。絹］ ｈ４１．ｊ Ｔｌ’を算機システムの構成を
示１−ブロック図であり、主記憶部ｈ１． Ａ４． ｉ
ｔには複数の業務ゾログラフ＋ Ｊ’ ＫＯ１〜Ｊ冒Ｌ
Ｇｎとスーパバ仕り（主制御プログラム）（同Ｆ ｊｊ
Ｑが［］−ドされている。チャネルコン）し＋−ラＣ１
ｉりは中央処理部ＣＰＵより入出力命令を受は取り、各
チャネル装置ＣＩＥ ｌ 、 ０１４２ 、 可曲−４
１ｆｌａｌｉ＝Ｉ−／＋。各５” Ａ′ネル装置ξＣＩ
−［１，ＣｆＬ２．・・・曲・には複数台の人出力制御
装置Ｔ（ＪＵＬ 、１００２ 、・・川…が、更に各入
出力制御装置４には複数の入出力装置１０（Ｄ 、Ｐ
ｂ〜１） Ｊ）＋＋ 、八１Ｔ（）〜ＭＴ口）が各々本
構造に接続されている。名業務プロゲラ１．． Ｉ’
、ＩＬリイ〜ｌ’ ＲＯｎは入出力動作が必要とｆｌる
と、入出力装置Ｄ Ｐ ｏ ヘ□Ｄ Ｐ ｎ 、Δ（Ｔ
ｏＮ八１へ’ｌ’ ｎ ニ％ｆａｉｌ Ｑ） 入出力命
令を出力する。それはチャネルコントロ〜うＣ！ｌｉｅ
よりブーヤネル装置Ｏｆ（、人出力制御装置１ （Ｊ
Ｏを介しで指定された１つの入出刃装置ＤＰ。
る。絹］ ｈ４１．ｊ Ｔｌ’を算機システムの構成を
示１−ブロック図であり、主記憶部ｈ１． Ａ４． ｉ
ｔには複数の業務ゾログラフ＋ Ｊ’ ＫＯ１〜Ｊ冒Ｌ
Ｇｎとスーパバ仕り（主制御プログラム）（同Ｆ ｊｊ
Ｑが［］−ドされている。チャネルコン）し＋−ラＣ１
ｉりは中央処理部ＣＰＵより入出力命令を受は取り、各
チャネル装置ＣＩＥ ｌ 、 ０１４２ 、 可曲−４
１ｆｌａｌｉ＝Ｉ−／＋。各５” Ａ′ネル装置ξＣＩ
−［１，ＣｆＬ２．・・・曲・には複数台の人出力制御
装置Ｔ（ＪＵＬ 、１００２ 、・・川…が、更に各入
出力制御装置４には複数の入出力装置１０（Ｄ 、Ｐ
ｂ〜１） Ｊ）＋＋ 、八１Ｔ（）〜ＭＴ口）が各々本
構造に接続されている。名業務プロゲラ１．． Ｉ’
、ＩＬリイ〜ｌ’ ＲＯｎは入出力動作が必要とｆｌる
と、入出力装置Ｄ Ｐ ｏ ヘ□Ｄ Ｐ ｎ 、Δ（Ｔ
ｏＮ八１へ’ｌ’ ｎ ニ％ｆａｉｌ Ｑ） 入出力命
令を出力する。それはチャネルコントロ〜うＣ！ｌｉｅ
よりブーヤネル装置Ｏｆ（、人出力制御装置１ （Ｊ
Ｏを介しで指定された１つの入出刃装置ＤＰ。
Δ１′ｖに伝達される。各入出力装置ＤＰｏ〜Ｉ） Ｐ
ｎＡｌ ｉ’ ｏ ｔｙｈｉ ｉ’ ｕからの割込要
求は入出力制御装置１ｏｃｌ 、１ｏｅ２ 、 四囲に
一対し−ｃ以下のように制御される。
ｎＡｌ ｉ’ ｏ ｔｙｈｉ ｉ’ ｕからの割込要
求は入出力制御装置１ｏｃｌ 、１ｏｅ２ 、 四囲に
一対し−ｃ以下のように制御される。
第２図は入出力制御装置１００１の概要を示すブロック
図であり、Ｉ Ｎ ’１’は割込制御部、Ｉｔ Ｅ Ｇ
は割込受伺部、ｌ″’ｉ’ ｙは優先度変更部である。
図であり、Ｉ Ｎ ’１’は割込制御部、Ｉｔ Ｅ Ｇ
は割込受伺部、ｌ″’ｉ’ ｙは優先度変更部である。
割込制御部１１Ｎ ｉ’は受付部ＲＥ （’ｊに設定さ
れた各入出力装置からの複数の割込要求を所定の順序で
受は人Ｊ’ｌてチャネル装置に伝達する。優先度変更部
ｌ”Ｊ’ Ｙ １，１削込要」（を受は入れる順序を変
更するものｅあり、ぞ１１は第８図にホすように設定さ
れる。
れた各入出力装置からの複数の割込要求を所定の順序で
受は人Ｊ’ｌてチャネル装置に伝達する。優先度変更部
ｌ”Ｊ’ Ｙ １，１削込要」（を受は入れる順序を変
更するものｅあり、ぞ１１は第８図にホすように設定さ
れる。
ずなわら複数の入出力装置１） Ｐ ｏ〜１） Ｐ ｎ
に対し°Ｃ第１回目のサービスでは装置１） ｔ’ （
ｌに対する優先ＩＷ カ一番高く以１・装ｙ４Ｄｋ’
１ 、 ｔ） Ｐ ２ 、 ｕＰ Ｂ・・・・Ｊ） Ｐ
ｏであるが、第２回目の一す−ビスでは装置面１）ｌ
゛目こ対−づる廉先度が一番高く以下装置ＤＩ’ ２１
ＬＬ″Ｂ、・・・・・ｌＪ ｌ″ｎ 、 １） ｌＪｌ
となり、第８回目では装置Ｉ７υｌ’２．ＪＪｌ’８．
・・・・・・・・Ｉ） １’ ＋＋ ＊ Ｄ ｆ’ ｌ
＋ｕｔ’２とその装置単位に設定された優先度は変更
される。したがって（ｎ ＋１ ）回目のサービスでは
再び装置ｆＲＪ−３１’ （＋の儲先度が最高ル〔とな
る。
に対し°Ｃ第１回目のサービスでは装置１） ｔ’ （
ｌに対する優先ＩＷ カ一番高く以１・装ｙ４Ｄｋ’
１ 、 ｔ） Ｐ ２ 、 ｕＰ Ｂ・・・・Ｊ） Ｐ
ｏであるが、第２回目の一す−ビスでは装置面１）ｌ
゛目こ対−づる廉先度が一番高く以下装置ＤＩ’ ２１
ＬＬ″Ｂ、・・・・・ｌＪ ｌ″ｎ 、 １） ｌＪｌ
となり、第８回目では装置Ｉ７υｌ’２．ＪＪｌ’８．
・・・・・・・・Ｉ） １’ ＋＋ ＊ Ｄ ｆ’ ｌ
＋ｕｔ’２とその装置単位に設定された優先度は変更
される。したがって（ｎ ＋１ ）回目のサービスでは
再び装置ｆＲＪ−３１’ （＋の儲先度が最高ル〔とな
る。
・）λ、の説明は入出力装置に対する割込要求の優先■
（全人出力制御ｌ１ｌ１部にＣ＋ｉｄＪ御する例を示す
が、介）・ネル禎１べ、チャネルへ７ン）１」−ラある
いは中央処理装置で行なってもしい。
（全人出力制御ｌ１ｌ１部にＣ＋ｉｄＪ御する例を示す
が、介）・ネル禎１べ、チャネルへ７ン）１」−ラある
いは中央処理装置で行なってもしい。
以上説明しｊコように本発明によれば各装置単（Ｘｌに
設定さｔまた；ｑす込要求に対−する優先度を変更する
手段により所定のサービス周期毎にその優先度をす・ｆ
クリ゛ツク）こ反イｌ：、 ＋、 ｔこものでｉンるか
ら、各装置１促に対才るサービスは狗等化さ第１、その
結果、全体の処理時間が短縮されろ。
設定さｔまた；ｑす込要求に対−する優先度を変更する
手段により所定のサービス周期毎にその優先度をす・ｆ
クリ゛ツク）こ反イｌ：、 ＋、 ｔこものでｉンるか
ら、各装置１促に対才るサービスは狗等化さ第１、その
結果、全体の処理時間が短縮されろ。
第１図は″１位算機システムの構成を示−ｔブロック図
、第２図は入出力制御装置の概要を示せ゛フロック図、
第８１ΣＩは各入出力装置の区先度の変化を示す図であ
る５、 図中、ＩＯＣＩ 、ｌ０Ｃ２、・・・・・・・・は入出
力制ご１１１装置、１） Ｊ、’ ｏ〜ｉ） Ｐ ｕ
、 Ａｔ ’、１’ （旨・・Ｍ ’Ｊ’ ｎは入出力
装置、Ｊ Ｎ Ｔは割込制御部、１′Ｔ）“は優先度変
１部を示Ｊ−０ 第１図 第２図 第３図 ＤＰＯＤＰＩ ＤＰ２−− °°ＤＰｎ ２３ ↓ ｎ １ ２ （屹１） ２３
、第２図は入出力制御装置の概要を示せ゛フロック図、
第８１ΣＩは各入出力装置の区先度の変化を示す図であ
る５、 図中、ＩＯＣＩ 、ｌ０Ｃ２、・・・・・・・・は入出
力制ご１１１装置、１） Ｊ、’ ｏ〜ｉ） Ｐ ｕ
、 Ａｔ ’、１’ （旨・・Ｍ ’Ｊ’ ｎは入出力
装置、Ｊ Ｎ Ｔは割込制御部、１′Ｔ）“は優先度変
１部を示Ｊ−０ 第１図 第２図 第３図 ＤＰＯＤＰＩ ＤＰ２−− °°ＤＰｎ ２３ ↓ ｎ １ ２ （屹１） ２３
Claims (1)
- 複数の装置から発生される割込要求を装置単位に設定さ
れた優先度にしｊコがって前記割込要求に対する処理を
行なう装置Ｈにおいて、優先度変更手段を有し、該変更
手段は装置に対する優先度を所定の周期毎にサイクリッ
クに変化することにより全装置に対するサービスを均等
としたことを特徴とする割込処理方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15614982A JPS5945526A (ja) | 1982-09-07 | 1982-09-07 | 割込処理方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15614982A JPS5945526A (ja) | 1982-09-07 | 1982-09-07 | 割込処理方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5945526A true JPS5945526A (ja) | 1984-03-14 |
Family
ID=15621404
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15614982A Pending JPS5945526A (ja) | 1982-09-07 | 1982-09-07 | 割込処理方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5945526A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59180647A (ja) * | 1983-03-31 | 1984-10-13 | Fujitsu Ltd | 磁気デイスク制御装置におけるスキヤン方式 |
| JPS6292058A (ja) * | 1985-10-18 | 1987-04-27 | Fujitsu Ltd | マルチプロセツサシステム |
| JPH01270161A (ja) * | 1988-04-22 | 1989-10-27 | Hitachi Ltd | 共通バス制御方法 |
-
1982
- 1982-09-07 JP JP15614982A patent/JPS5945526A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59180647A (ja) * | 1983-03-31 | 1984-10-13 | Fujitsu Ltd | 磁気デイスク制御装置におけるスキヤン方式 |
| JPS6292058A (ja) * | 1985-10-18 | 1987-04-27 | Fujitsu Ltd | マルチプロセツサシステム |
| JPH01270161A (ja) * | 1988-04-22 | 1989-10-27 | Hitachi Ltd | 共通バス制御方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5945526A (ja) | 割込処理方式 | |
| JPS5826573B2 (ja) | コンピユ−タ・システム | |
| JPS61161507A (ja) | プログラマブルコントロ−ラのダイレクト入出力方式 | |
| JPS645338B2 (ja) | ||
| JPS5953963A (ja) | デ−タ転送方法 | |
| JPS60146351A (ja) | チヤネル制御方式 | |
| JPS6013498B2 (ja) | 入出力装置の制御方法 | |
| JPH0254580B2 (ja) | ||
| JP3699918B2 (ja) | 通信システム制御装置 | |
| JPS6180330A (ja) | 音声認識装置 | |
| JPS62180443A (ja) | 計算機システムの初期設定方式 | |
| JPS62204643A (ja) | マルチ・チヤネル・プロトコル・テスタ | |
| JP2000057007A (ja) | デバイス初期化・初期診断システム | |
| JPS62107355A (ja) | デ−タ処理装置 | |
| JPS63123150A (ja) | コンピユ−タ方式 | |
| JPS63157244A (ja) | 周辺装置試験プログラムデバグ方式 | |
| JPH02168337A (ja) | デバイス制御システム | |
| JPH01273434A (ja) | 回線障害時における回線切替方式 | |
| JPH0670768B2 (ja) | 電源投入制御方式 | |
| JPS5933550A (ja) | マイクロプログラム制御装置 | |
| JPS5810223A (ja) | デ−タ処理システム | |
| JPS58114222A (ja) | 入出力装置制御方式 | |
| JPH03168846A (ja) | ファイル転送運用管理方式 | |
| JPH04273536A (ja) | 仮想計算機入出力装置制御方式 | |
| JPS6180446A (ja) | 機器構成認識方式 |