JPS5948406B2 - 回転位相制御装置 - Google Patents

Description

【発明の詳細な説明】 本発明は、回転体を基準信号に位相同期せしめて回転駆
動するための回転位相制御装置に関するもので、制御回
路を集積回路化に適したように構成したものである。

従来の複数個の回転磁気ヘッド、例えば２ケの回転磁気
ヘッドを有する２ヘッド式ＶＴＲの回転磁気ヘッドの回
転位相制御は、第１図に示すごとく構成されている。

すなわち、２個の回転磁気ヘッドの回転位相を検出する
回転位相検出器１、２は、回転ヘッド円板３に取り付け
られたマグネット４、５により、各回転磁気ヘッドの回
転位相をそれぞれ検出する。この位相検出信号は、第１
の増巾器６および第２の増巾器７でそれぞれ増巾さ、れ
、第１の単安定マルチ回路８および第２の単安定マルチ
回路９でおのおの所定時間遅延し、この両単安定マルチ
回路８、９の出力信号でＲ／ Ｓフリップフロップ１０
をトリガ−し、Ｒ／Ｓフリップフロップ１０の出力信号
を、回転ヘッドの記録； 開始点調整用の第３の単安定
マルチ回路１１で所定時間遅延した後、位相比較回路１
２で基準信号と位相比較される。位相比較回路１２に加
えられフーる基準となる信号としては、端子Ａに加えら
れた映像信号から同期分離回路１３で映像信号中の垂直
同期信号のみを取り出し、後続のＴ型フリツプフロツプ
１４で１／２分周された信号を入力する。

位相比較回路１２は、前記第３の単安定マルチ回路１１
の出力信号と前記Ｔ型フリツプフロツプ１４の出力信号
とを位相比較し、その位相誤差の大いさに応じた誤差電
圧を出力し、モータ駆動回路１５で増巾し、回転ヘツド
駆動モータ１６を駆動することにより、閉ループを形成
し、回転磁気ヘツドの回転位相を所定の位相に、位相同
期駆動するものである。上記従来例では、第１の単安定
マルチ回路８および第２の単安定マルチ回路９の出力と
Ｒ／Ｓフリツプフロツプ１０の段間、およびＲ／ Ｓフ
リツプフロツプ１０の出力と第３の単安定マルチ回路１
１の入力との段間をコンデンサを含む微分結合する必要
があるため、回路のＩＣ化においては、外部用端子数が
多くなり、ＩＣ化の大きな障害となつていた。

本発明は、この問題を解決せんとするもので第２図は本
発明の一実施例のプロツク図を示すものである。

すなわち、第１および第２の増巾器６，Ｔで増巾した回
転磁気ヘツドの位相検出信号（第４図イ，ロ）は例えば
抵抗加算などの方法によりたし合わせ、所定のヒステリ
シスを有するシユミット回路１７に印加される゜この際
実施例のように第１および第２の増巾器への入力信号が
異極性であればたし合わせ、同極性の場合は、引き合わ
せばよい。

次にシユミツト回路ＩＴの出力信号（第４図ハ）を第１
の単安定マルチ回路２１で所定時間遅延した後、Ｒ／Ｓ
フリツプフロツプ１０をセツト（またはりセツト）する
。さらに前記シユミツト回路ＩＴの出力信号（第４図ハ
）を反転回路２０で反転し、その出力信号を第２の単安
定マルチ回路１８で所定時間遅゛延し、前記Ｒ／Ｓフリ
ツプフロツプ１０をりセツト（またはセツト）する。前
記第１の単安定マルチ回路２１は、Ｒ／ Ｓフリツプフ
ロツプ１０をトリカーする信号と逆相の出力信号をも有
しており、この逆相信号をゲート回路２２において、前
記Ｒ／ Ｓフリツプフロツプ１０の出力の「Ｈ」期間お
よびシユミツト回路ＩＴの出力の「Ｈ」期間ゲートし、
第３の単安定マルチ回路１１をトリカーする信号を得る
。

以下の動作は第１図の動作説明と同一につき省略する。
以上のようにして直流的な結合が可能なため従来に比べ
外部端子数が６個少なくてすむ。第３図は第２図の点線
で囲んだ部分の具体回路図であり、第３図の点線で囲ん
だ部分は、第２図の各回路に対応している。

第３図において、Ｔ，は反転回路２０の信号反転用トラ
ンジスタであり、反転信号で、第２の単安定マルチ回路
１８のＣＲによる指数電圧発生回路をトランジスタＴ２
で制御し、トランジスタＴ３，Ｔ４による差動回路で所
定電圧のレベル検出を行ない、その検出タイミングをト
ランジスタＴ，で取り出している。

すなわち、入力信号が所定電位継続する場合、トランジ
スタＴ２のコレクタに発生した指数電圧を所定レベルで
検出し、検出点までの期間が出力信号として遅延される
ものである。トランジスタＴ，のコレクタ出力すなわち
、第２の単安定マルチ回路１８の出力はＲ／ Ｓフリツ
プフロツプ１０のトランジスタＴ６のベースに入力され
、Ｒ／Ｓフリツプフロツプ１０をりセツト（セツト）す
る。さらに、シユミツト回路ＩＴの出力信号は、第１の
単安定マルチ回路２１のトランジスタＴ，に入力され、
ＣＲによる指数電圧を制御し、トランジスタＴ８，Ｔ，
による差動レベル検出回路で所定電位を検出し、トラン
ジスタＴ，Ｏで信号を取り出している。

トランジスタＴ，Ｏの出力、すなわち第２の単安定マル
チ回路２１の出力は、Ｒ／ Ｓフリツプフロツプ１０の
トランジスタＴ，，のベースに入力され、Ｒ／ Ｓフリ
ツプフロツプ１０をセツト（りセツト）する。第１の単
安定マルチ回路２１は前述のごとく、Ｒ／ Ｓフリツプ
フロツプ１０をセツト（りセツト）する出力信号と逆相
の信号を取り出すため、トランジスタＴ，２によつて逆
相信号を取り出しており、トランジスタＴ，，により、
シユミツト回路ＩＴの出力（第４図ハ）の「Ｈ」期間お
よびＲ／Ｓフリツプフロツプ１０のトランジスタＴ，，
のコレクタ電位（第４図卜）の「Ｈ」期間をゲートする
ことにより、出力端子２３に、第１の単安定マルチ回路
２１の出力の後縁にパルス（第４図チ）を得ることがで
きる。すなわち、信号ハと卜のいずれかが「Ｈ」の期間
トランジスタＴｌ３を導通せしめる。ここで前記出力端
子２３に得る出力パルス巾を広くするには、第１の単安
定マルチ回路２１のトランジスタＴ８，Ｔ，のコレクタ
抵抗の比をに選べばよい。

第４図は第２図および第３図の主要個所の波形図であり
、イ，口は、第１および第２の増巾器６，７の入力信号
波形図であり、ハは、シユミツト回路１７の出力波形図
であり、二は第１の単安定マルチ回路２１のトランジス
タＴ７のコレクタ波形図であり、ａ点はレベル検出点を
示す。

ホはトランジスタＴ９のコレクタ波形図であり、へはト
ランジスタＴｌ２のコレクタ波形図であり、卜はＲ／Ｓ
フリツプフロツプＴｌｌのコレクタ波形図であり、チは
出力端子２３の出力パルス波形図である。以上のように
本発明によれば各回路がＤＣ直結結合ができるため、外
部用端子を減少させることができる。また、単安定マル
チ回路２１のトランジスタＴ８，Ｔ，のコレクタ抵抗比
によるスイツチング時間差によりパルスを作成するため
、素子（トランジスタ等）のばらつきの影響により、パ
ルス巾のバラツキが少ない。

【図面の簡単な説明】 第１図は従来のＶＴＲサーボ回路のプロツク図、第２図
は本発明の集積化に適したサーボ回路のプロツク図、第
３図は本発明の集積化に適したサーボ回路の一部具体例
を示す電気的結線図、第４図は本発明の第３図の主要部
分の波形図を示す図である。 １，２・・・・・・回転位相検出器、３・・・・・・回
転ヘツド円板、６，７・・・・・・増巾器、１０，１４
・・・・・・フリツプフロツプ、１１，１８，２１・・
・・・・単安定マルチバイブレータ、１３・・・・・・
同期分離回路、１５・・・・・・モータ１駆動回路、１
６・・・・・・回転ヘツド，駆動モータ、１７・・・・
・・シユミツト回路、２０・・・・・・反転回路、２２
・・・・・・ゲート回路。

Claims (1)

1. 【特許請求の範囲】 １ 制御すべき回転体の予じめ定められた２つの位置の
   回転位相をそれぞれ極性が互に異なる検出信号として取
   り出し、その検出信号を所定のヒステリシスを有するシ
   ユミツト回路に入力して前記極性の異なる検出信号が印
   加される毎に極性の変化する第１の信号を得、その第１
   の信号で第１の単安定マルチ回路をトリガーし、その第
   １の単安定マルチ回路の出力信号を直流結合によりフリ
   ップフロップ回路にセット（リセット）信号として印加
   すると共に、前記第１の信号の逆相信号で、第２の単安
   定マルチ回路をトリガーし、その第２の単安定マルチ回
   路の出力信号を直流結合により前記フリップフロップ回
   路にリセット（セット）信号として印加することにより
   そのフリップフロップの出力信号として第２の信号を得
   、前記第１の単安定マルチ回路の逆相出力信号として、
   第３の信号を得、前記第１と第２の信号で第３の信号を
   ゲートすることによつて、前記フリップフロップ回路の
   出力の後縁に前記検出信号より予じめ定められた所定の
   時間遅れたパルス信号を得、このパルス信号を直流結合
   により第３の単安定マルチ回路に印加し、その出力を基
   準信号と位相比較し、その位相差に応じた出力信号を用
   いて前記回転体の回転位相を制御することを特徴とした
   回転位相制御装置。 ２ 第１の単安定マルチ回路および第２の単安定マルチ
   回路は、指数関数電圧発生回路およびレベル検出回路よ
   り構成されたことを特徴とした特許請求の範囲第１項に
   記載の回転位相制御装置。