JPH0444512B2 - - Google Patents
Info
- Publication number
- JPH0444512B2 JPH0444512B2 JP56203342A JP20334281A JPH0444512B2 JP H0444512 B2 JPH0444512 B2 JP H0444512B2 JP 56203342 A JP56203342 A JP 56203342A JP 20334281 A JP20334281 A JP 20334281A JP H0444512 B2 JPH0444512 B2 JP H0444512B2
- Authority
- JP
- Japan
- Prior art keywords
- control
- phase
- speed
- rotating body
- gain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02P—CONTROL OR REGULATION OF ELECTRIC MOTORS, ELECTRIC GENERATORS OR DYNAMO-ELECTRIC CONVERTERS; CONTROLLING TRANSFORMERS, REACTORS OR CHOKE COILS
- H02P23/00—Arrangements or methods for the control of AC motors characterised by a control method other than vector control
- H02P23/18—Controlling the angular speed together with angular position or phase
- H02P23/186—Controlling the angular speed together with angular position or phase of one shaft by controlling the prime mover
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S388/00—Electricity: motor control systems
- Y10S388/90—Specific system operational feature
- Y10S388/901—Sample and hold
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S388/00—Electricity: motor control systems
- Y10S388/907—Specific control circuit element or device
- Y10S388/915—Sawtooth or ramp waveform generator
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Control Of Electric Motors In General (AREA)
Description
【発明の詳細な説明】
本発明は回転体の制御方法に関し、特に回転体
の回転速度を所定の目標速度になる様制御する速
度制御手段からの速度制御信号と、前記回転体の
回転位相を所定の目標位相になる様制御する位相
制御手段からの位相制御信号とを用いて回転体の
回転を制御する回転体の制御方法における過渡特
性の改良に関するものである。
の回転速度を所定の目標速度になる様制御する速
度制御手段からの速度制御信号と、前記回転体の
回転位相を所定の目標位相になる様制御する位相
制御手段からの位相制御信号とを用いて回転体の
回転を制御する回転体の制御方法における過渡特
性の改良に関するものである。
以下、本発明を磁気録画再生装置を例に説明す
る。
る。
第１図は磁気録画再生装置（以下VTRと称す
る）において、一般的な回転ドラムの制御装置の
一例を示す図である。図中、１は磁気テープ、２
は映像信号を記録再生する磁気ヘツド、３は磁気
ヘツド２を保持する回転ドラム、４はドラム３を
駆動するモータ、５はモータ４に組込んだ位相検
出用マグネツト（以下PGマグネツトと称する）、
６はPGマグネツト５に位置を検出する位相検出
用ヘツド（以下PGヘツドと称する）、７はモータ
４の回転数に比例した周波数信号を発生する周波
数発電機、８は映像信号が入力される端子、９は
垂直同期信号を映像信号から分離する垂直同期分
離回路、１０は映像信号の記録時に垂直同期分離
回路９によつて分離された垂直同期信号をコント
ロール信号として記録すると共に映像信号の再生
時に該コントロール信号を再生するコントロール
ヘツド、１１は該コントロール信号が記録される
コントロールトラツク、１２，１３は記録／再生
切換スイツチ、１４は矩形波形成回路、１５は台
形波形成回路、１６はパルス波発生回路、１７は
遅延回路、１８は充放電回路、１９，２０はサン
プルホールド回路、２１はサンプルホールド回路
１９及び２０の出力を適宜合成し増幅する制御増
幅器である。
る）において、一般的な回転ドラムの制御装置の
一例を示す図である。図中、１は磁気テープ、２
は映像信号を記録再生する磁気ヘツド、３は磁気
ヘツド２を保持する回転ドラム、４はドラム３を
駆動するモータ、５はモータ４に組込んだ位相検
出用マグネツト（以下PGマグネツトと称する）、
６はPGマグネツト５に位置を検出する位相検出
用ヘツド（以下PGヘツドと称する）、７はモータ
４の回転数に比例した周波数信号を発生する周波
数発電機、８は映像信号が入力される端子、９は
垂直同期信号を映像信号から分離する垂直同期分
離回路、１０は映像信号の記録時に垂直同期分離
回路９によつて分離された垂直同期信号をコント
ロール信号として記録すると共に映像信号の再生
時に該コントロール信号を再生するコントロール
ヘツド、１１は該コントロール信号が記録される
コントロールトラツク、１２，１３は記録／再生
切換スイツチ、１４は矩形波形成回路、１５は台
形波形成回路、１６はパルス波発生回路、１７は
遅延回路、１８は充放電回路、１９，２０はサン
プルホールド回路、２１はサンプルホールド回路
１９及び２０の出力を適宜合成し増幅する制御増
幅器である。
第２図は第１図におけるａ〜ｊ各部の波形図で
ある。以下、動作の説明をする。まず、速度制御
系は周波数発電器７の出力ａがパルス波発生回路
１６に入力され、該信号ａに同期したパルス信号
ｂをパルス波発生回路１６が出力する。パルス信
号ｂはサンプルホールド回路２０にサンプリング
パルスとして入力され、また遅延回路１７にも入
力される。遅延回路１７の出力である遅延パルス
ｃは充放電回路１８に放電のトリガ（刺激信号）
パルスとして印加される。充放電回路１８は充電
用の電流源、コンデンサ、及びトリガパルスｃの
入力時に放電される放電回路とよりなつている。
ある。以下、動作の説明をする。まず、速度制御
系は周波数発電器７の出力ａがパルス波発生回路
１６に入力され、該信号ａに同期したパルス信号
ｂをパルス波発生回路１６が出力する。パルス信
号ｂはサンプルホールド回路２０にサンプリング
パルスとして入力され、また遅延回路１７にも入
力される。遅延回路１７の出力である遅延パルス
ｃは充放電回路１８に放電のトリガ（刺激信号）
パルスとして印加される。充放電回路１８は充電
用の電流源、コンデンサ、及びトリガパルスｃの
入力時に放電される放電回路とよりなつている。
更に充放電回路１８の出力ｄはサンプルホール
ド回路２０に印加され、上記のパルス信号ｂによ
つてサンプリングされる。そしてサンプルホール
ド回路２０の出力ｅは誤差電圧として制御増幅器
２１に入力される。
ド回路２０に印加され、上記のパルス信号ｂによ
つてサンプリングされる。そしてサンプルホール
ド回路２０の出力ｅは誤差電圧として制御増幅器
２１に入力される。
次に位相制御系について説明する。PGヘツド
６はモータ４に同期したパルス信号（以下PGパ
ルスと称する）ｆを出力し、該パルスｆは矩形波
形成回路１４に入力される。矩形波形成回路１４
はPGパルスｆに立上がり及び立下がりが同期し
た矩形波ｇを出力する。台形波形成回路１５は矩
形波ｇに同期した台形波ｈを出力し、該台形波ｈ
はサンプルホールド回路１９に入力される。
６はモータ４に同期したパルス信号（以下PGパ
ルスと称する）ｆを出力し、該パルスｆは矩形波
形成回路１４に入力される。矩形波形成回路１４
はPGパルスｆに立上がり及び立下がりが同期し
た矩形波ｇを出力する。台形波形成回路１５は矩
形波ｇに同期した台形波ｈを出力し、該台形波ｈ
はサンプルホールド回路１９に入力される。
一方、映像信号から垂直同期分離回路９で分離
した垂直同期信号は、映像信号の記録時において
はコントロールヘツド１０を介して磁気テープ１
上のコントロールトラツク１１にコントロール信
号として記録されると共に、サンプリングパルス
ｉとしてサンプルホールド回路１９に入力され
る。また、映像信号の再生時においてはコントロ
ールトラツク１１より上記の如く記録されたコン
トロール信号を再生し、該再生されたコントロー
ル信号をサンプリングパルスｉとしてサンプルホ
ールド回路１９に入力する。サンプルホールド回
路１９では台形波ｈが前述のサンプリングパルス
ｉでサンプリングされる。
した垂直同期信号は、映像信号の記録時において
はコントロールヘツド１０を介して磁気テープ１
上のコントロールトラツク１１にコントロール信
号として記録されると共に、サンプリングパルス
ｉとしてサンプルホールド回路１９に入力され
る。また、映像信号の再生時においてはコントロ
ールトラツク１１より上記の如く記録されたコン
トロール信号を再生し、該再生されたコントロー
ル信号をサンプリングパルスｉとしてサンプルホ
ールド回路１９に入力する。サンプルホールド回
路１９では台形波ｈが前述のサンプリングパルス
ｉでサンプリングされる。
第３図は第１図に示した制御装置の要部である
制御増幅器２１の従来の構成例を示す回路図であ
る。
制御増幅器２１の従来の構成例を示す回路図であ
る。
第３図において、A1〜A3はオペアンプ、Ｒ，
R1及びR2は抵抗、Ｑはトランジスタ、V1はオペ
アンプA1の出力電圧、V2はオペアンプA2の出力
電圧である。V1はトランジスタＱ及びオペアン
プA3で構成されるエミツタフオロワを介してモ
ータ４に印加される出力電圧であり、モータ４は
第１図に示したものと同一である。
R1及びR2は抵抗、Ｑはトランジスタ、V1はオペ
アンプA1の出力電圧、V2はオペアンプA2の出力
電圧である。V1はトランジスタＱ及びオペアン
プA3で構成されるエミツタフオロワを介してモ
ータ４に印加される出力電圧であり、モータ４は
第１図に示したものと同一である。
次に、この制御増幅器２１の動作を説明する。
サンプルホールド回路２０の出力ｅは速度制御電
圧（以下Vsと称する）として、サンプルホール
ド回路１９の出力ｊは位相制御電圧（以下Vpで
示す）として、それぞれ端子２２，２３に入力さ
れる。端子２５には定電圧Vccが、端子２４には
この定位電圧Vccの半分の定電圧1/2Vccが印加さ
れている。
サンプルホールド回路２０の出力ｅは速度制御電
圧（以下Vsと称する）として、サンプルホール
ド回路１９の出力ｊは位相制御電圧（以下Vpで
示す）として、それぞれ端子２２，２３に入力さ
れる。端子２５には定電圧Vccが、端子２４には
この定位電圧Vccの半分の定電圧1/2Vccが印加さ
れている。
第４図はドラム３の回転数（以下Ｎと称する）
とVsの関係を示す特性図である。ドラム３が所
定の目標回転数（以下Npと称する）で回転して
いるときにはVsは1/2Vccとなるよう設定してあ
る。また、第５図はドラム３の回転位相と基準信
号である前述の垂直同期信号または再生されたコ
ントロール信号との位相差（以下θで示す）と
Vpの関係を示す特性図である。
とVsの関係を示す特性図である。ドラム３が所
定の目標回転数（以下Npと称する）で回転して
いるときにはVsは1/2Vccとなるよう設定してあ
る。また、第５図はドラム３の回転位相と基準信
号である前述の垂直同期信号または再生されたコ
ントロール信号との位相差（以下θで示す）と
Vpの関係を示す特性図である。
第５図に示すように、前記位相差が所定の目標
位相差（以下θpで称する）になつているときに
は、Vpは１／2Vccになるように設定されている。
ここでVpはVsとVpによつて次式で与えられる。
位相差（以下θpで称する）になつているときに
は、Vpは１／2Vccになるように設定されている。
ここでVpはVsとVpによつて次式で与えられる。
Vp＝（１／2R）｛（Ｒ＋R1）Vs＋
（Ｒ＋R2）Vp−１／２・Vcc（R1＋R2）｝
……(1) ここでVs＝１／2VssでかつVp＝１／2Vccであ
る時、即ちドラム３の位相差がθpで、かつ回転数
がNpである時、式(1)よりVp＝１／2Vccとなり、
モータ４は所定の回転数で回転する。もし、Ｎが
NpからΔNだけ速くなつた場合、第４図において
Ｎ＝Npの時の（ΔV／ΔN）が−ａであるとすれ
ば式(1)より Vp＝１／2Vcc−（aΔN／2R）（Ｒ＋R1） ……(2) となり、即ちモータ４への印加電圧Vpは下がり、
その結果Ｎは遅くなりNpに近づく。そして同様
にＮが遅くなればＮは速くなりNpに近づく。次
にもし、θがθpからΔθ進んだ時、第５図におい
てθ＝θpのときの（ΔVp／Δθ）が−ｂであると
すれば式(1)より Vp＝１／2Vcc−（bΔθ／2R）（Ｒ＋R2）……(3) となり、即ちモータ４への印加電圧Vpは下がり、
その結果θは遅れθpに近づく。以上述べた如く回
転速度及び回転位相が制御される。
……(1) ここでVs＝１／2VssでかつVp＝１／2Vccであ
る時、即ちドラム３の位相差がθpで、かつ回転数
がNpである時、式(1)よりVp＝１／2Vccとなり、
モータ４は所定の回転数で回転する。もし、Ｎが
NpからΔNだけ速くなつた場合、第４図において
Ｎ＝Npの時の（ΔV／ΔN）が−ａであるとすれ
ば式(1)より Vp＝１／2Vcc−（aΔN／2R）（Ｒ＋R1） ……(2) となり、即ちモータ４への印加電圧Vpは下がり、
その結果Ｎは遅くなりNpに近づく。そして同様
にＮが遅くなればＮは速くなりNpに近づく。次
にもし、θがθpからΔθ進んだ時、第５図におい
てθ＝θpのときの（ΔVp／Δθ）が−ｂであると
すれば式(1)より Vp＝１／2Vcc−（bΔθ／2R）（Ｒ＋R2）……(3) となり、即ちモータ４への印加電圧Vpは下がり、
その結果θは遅れθpに近づく。以上述べた如く回
転速度及び回転位相が制御される。
次に起動時の過渡特性について述べる。今、モ
ータ４が回転を停止している時点から起動し、回
転を始めたとする。モータ４の回転数が上昇する
に従つて、Vsは１／2Vccに近づく。そしてこの
間Vpにはモータ４の瞬時角周波数と第２図に示
したサンプリングパルスｉとの差の周波数を持つ
た電圧の大きな変動が生じている。ところが一般
に抵抗R1は抵抗R2に比べて大きい。即ち、速度
制御系の利得は位相制御系の利得より大きい。ゆ
えにドラム３が起動してからＮがNpになるまで
は主に速度制御系が働いていると考えてよい。
ータ４が回転を停止している時点から起動し、回
転を始めたとする。モータ４の回転数が上昇する
に従つて、Vsは１／2Vccに近づく。そしてこの
間Vpにはモータ４の瞬時角周波数と第２図に示
したサンプリングパルスｉとの差の周波数を持つ
た電圧の大きな変動が生じている。ところが一般
に抵抗R1は抵抗R2に比べて大きい。即ち、速度
制御系の利得は位相制御系の利得より大きい。ゆ
えにドラム３が起動してからＮがNpになるまで
は主に速度制御系が働いていると考えてよい。
ＮがほぼNpに達した時、θがθpから角Δφだけ
進んでいたとすると、それによつてモータ４の印
加電圧Vpは式(3)より Vp＝１／2Vcc−（bΔφ／2R）（Ｒ＋R2）……(4) となれば問題はない。ところが式(4)のモータ４の
印加電圧Vpが下がることによりＮは遅くなる。
ＮがもしΔnだけ遅くなれば式(4)及び式(2)により Vp＝１／2Vcc−（bΔφ／2R）（Ｒ＋R2） ＋（aΔn／2R）（Ｒ＋R1） ……(5) となる。即ちVpの変位分と異符号のVsの変化分
が発生することになり、モータ４の印加電圧Vp
の変移は小さくなつてしまう。結局ＮがNpに達
してからθがθpに達するまでの時間がどうしても
長くなつてしまうことになる。また、そこでθが
θpに達するまでに時間を早めようと位相制御系の
利得を大きくしたり、速度制御系の利得を小さく
したりすると、今度はドラム３の起動からＮが
Npに達するまでの時間が長くなつてしまうこと
になる。また外乱に対しても制御発振を生じてし
まうものである。
進んでいたとすると、それによつてモータ４の印
加電圧Vpは式(3)より Vp＝１／2Vcc−（bΔφ／2R）（Ｒ＋R2）……(4) となれば問題はない。ところが式(4)のモータ４の
印加電圧Vpが下がることによりＮは遅くなる。
ＮがもしΔnだけ遅くなれば式(4)及び式(2)により Vp＝１／2Vcc−（bΔφ／2R）（Ｒ＋R2） ＋（aΔn／2R）（Ｒ＋R1） ……(5) となる。即ちVpの変位分と異符号のVsの変化分
が発生することになり、モータ４の印加電圧Vp
の変移は小さくなつてしまう。結局ＮがNpに達
してからθがθpに達するまでの時間がどうしても
長くなつてしまうことになる。また、そこでθが
θpに達するまでに時間を早めようと位相制御系の
利得を大きくしたり、速度制御系の利得を小さく
したりすると、今度はドラム３の起動からＮが
Npに達するまでの時間が長くなつてしまうこと
になる。また外乱に対しても制御発振を生じてし
まうものである。
以上述べた如く回転体の回転速度及び回転位相
の制御を行なう場合、回転速度が所定の目標速度
になつた後速やかに回転位相を所定の目標位相に
するのは困難であつた。
の制御を行なう場合、回転速度が所定の目標速度
になつた後速やかに回転位相を所定の目標位相に
するのは困難であつた。
本発明は上記問題に鑑みてなされたものであ
る。即ち、ドラム３が起動後回転位相が所定の目
標位相になるまでの時間を短縮すると共に外乱に
対しても制御系が安定に動作する回転体の制御方
法を提供するものである。
る。即ち、ドラム３が起動後回転位相が所定の目
標位相になるまでの時間を短縮すると共に外乱に
対しても制御系が安定に動作する回転体の制御方
法を提供するものである。
第６図は本発明による方法をVTRのドラム制
御系に応用した一実施例を示す要部回路図であ
る。図中、第３図と同様の構成部分については同
じ符号を付している。図中、R3，R6〜R11は抵
抗、OR1，OR2はオアゲート、NOTは否定回路、
NANDはナンドゲート、ANDはアンドゲート、
SW，SW2，SW3はアナログスイツチである。ま
た、第７図は第６図ｃ〜ｊ各部の波形を示す波形
図である。
御系に応用した一実施例を示す要部回路図であ
る。図中、第３図と同様の構成部分については同
じ符号を付している。図中、R3，R6〜R11は抵
抗、OR1，OR2はオアゲート、NOTは否定回路、
NANDはナンドゲート、ANDはアンドゲート、
SW，SW2，SW3はアナログスイツチである。ま
た、第７図は第６図ｃ〜ｊ各部の波形を示す波形
図である。
ドラム３が起動するとVsは高い値から１／
2Vccに近づく。すると第６図ｇの部分の電圧は第
７図に示す様にVsの変化と同様の変化をし、R10
Vcc／２（R8＋R10）に近づく。そこでオアゲート
OR1のスレツシヨルド電圧Vth′をR10Vcc／２（R8
＋R10）よりわずかに高く設定する。それによつ
てＮがほぼNpになる時を検出し、それまではオ
アゲートOR1の出力ｄハイレベル（以下単にＨと
記す）である。
2Vccに近づく。すると第６図ｇの部分の電圧は第
７図に示す様にVsの変化と同様の変化をし、R10
Vcc／２（R8＋R10）に近づく。そこでオアゲート
OR1のスレツシヨルド電圧Vth′をR10Vcc／２（R8
＋R10）よりわずかに高く設定する。それによつ
てＮがほぼNpになる時を検出し、それまではオ
アゲートOR1の出力ｄハイレベル（以下単にＨと
記す）である。
また、Vpはドラム３の起動直後は大きな電圧
変動を生じており、ＮがNpにほぼ達してから
１／2Vccに近づく。すると第６図ｅ及びｆで示す
部分の電圧のVpと同様に起動直後には大きな電
圧変動を生じる（第７図ｅ及びｆの斜線部に示
す）。そしてｅの部分の電圧はVcc（R9＋R11）／
２（R7＋R9＋R11）に近づき、ｆの部分の電圧は R11Vcc／２（R7＋R9＋R11）に近づく。そこで、
オアゲートOR2及びナンドゲートNANDのスレ
ツシヨルド電圧Vth′を Vcc（１／2R9＋R11）／２（R7＋R9＋R11）付近
に設定してやる。更に抵抗R9を抵抗R7や抵抗R11
に比して小さくとつてやる。そうするとｅの部分
の電圧が前記スレツシヨルド電圧Vth″より高く、
且つｆの部分の電圧が前記スレツシヨルド電圧
Vth″より低くなつた時Vpはほぼ１／2Vccになつ
たことになる。即ち、θがほぼθpになつたことに
なる。
変動を生じており、ＮがNpにほぼ達してから
１／2Vccに近づく。すると第６図ｅ及びｆで示す
部分の電圧のVpと同様に起動直後には大きな電
圧変動を生じる（第７図ｅ及びｆの斜線部に示
す）。そしてｅの部分の電圧はVcc（R9＋R11）／
２（R7＋R9＋R11）に近づき、ｆの部分の電圧は R11Vcc／２（R7＋R9＋R11）に近づく。そこで、
オアゲートOR2及びナンドゲートNANDのスレ
ツシヨルド電圧Vth′を Vcc（１／2R9＋R11）／２（R7＋R9＋R11）付近
に設定してやる。更に抵抗R9を抵抗R7や抵抗R11
に比して小さくとつてやる。そうするとｅの部分
の電圧が前記スレツシヨルド電圧Vth″より高く、
且つｆの部分の電圧が前記スレツシヨルド電圧
Vth″より低くなつた時Vpはほぼ１／2Vccになつ
たことになる。即ち、θがほぼθpになつたことに
なる。
ＮがほぼNpになつた時はｅに部分の電圧及び
ｆの部分の電圧はいずれも前記スレツシヨルド電
圧Vth″より高いか、もしくはいずれも前記スレ
ツシヨルド電圧Vth″より低いかである。従つて、
アンドゲートANDの出力はローレベル（以下単
にＬと記す）である。そしてθがほぼθpになる
と、ｅの部分の電圧が前記スレツシヨルド電圧
Vth″を越えるか、またはｆの部分の電圧が前記
スレツシヨルド電圧Vth″を下まわることになる。
従つて、この時アンドゲートANDの出力はＬか
らＨに転ずる。
ｆの部分の電圧はいずれも前記スレツシヨルド電
圧Vth″より高いか、もしくはいずれも前記スレ
ツシヨルド電圧Vth″より低いかである。従つて、
アンドゲートANDの出力はローレベル（以下単
にＬと記す）である。そしてθがほぼθpになる
と、ｅの部分の電圧が前記スレツシヨルド電圧
Vth″を越えるか、またはｆの部分の電圧が前記
スレツシヨルド電圧Vth″を下まわることになる。
従つて、この時アンドゲートANDの出力はＬか
らＨに転ずる。
結局、オアゲートOR1の出力ｄはＮがほぼNp
になるまでＨであり、その後Ｌになりθがほぼθp
になつた後Ｈになる。このことはＮがほぼNpに
なつたこと、またθがほぼθpになつたことを夫々
検出していることになる。
になるまでＨであり、その後Ｌになりθがほぼθp
になつた後Ｈになる。このことはＮがほぼNpに
なつたこと、またθがほぼθpになつたことを夫々
検出していることになる。
オアゲートOR1の出力ｄがＨである時、当然否
定回路NOTの出力ｃはＬである。そして、その
後これによりオアゲートOR1の出力ｄはＬに転
じ、否定回路NOTの出力ｃはＨに転ずる。この
ことによりアナログスイツチSW2は開かれ、逆に
アナログスイツチSW及びSW3は閉じられる。す
ると抵抗R1は抵抗R1とR3の並列抵抗に、抵抗R2
は抵抗R2とR6の直列抵抗に夫々置き換えられる
ことになり、この結果、速度制御系の利得は下が
り、位相制御系の利得は上がる。
定回路NOTの出力ｃはＬである。そして、その
後これによりオアゲートOR1の出力ｄはＬに転
じ、否定回路NOTの出力ｃはＨに転ずる。この
ことによりアナログスイツチSW2は開かれ、逆に
アナログスイツチSW及びSW3は閉じられる。す
ると抵抗R1は抵抗R1とR3の並列抵抗に、抵抗R2
は抵抗R2とR6の直列抵抗に夫々置き換えられる
ことになり、この結果、速度制御系の利得は下が
り、位相制御系の利得は上がる。
更に、θがほぼθpになつた後、アナログスイツ
チSW2は再度閉じられ、アナログスイツチSW及
びSW3は開かれる。これによつて速度制御系及び
位相制御系の利得は再び元の利得に戻ることにな
る。
チSW2は再度閉じられ、アナログスイツチSW及
びSW3は開かれる。これによつて速度制御系及び
位相制御系の利得は再び元の利得に戻ることにな
る。
このことによつて、起動後ＮがほぼNpになる
と速度制御系の利得が下がるため式(5)の第３項に
示すVpの変位分と異符号のVsに変位分が小さく
なり、ＮがNpに達してからθがθpに達するまで
の時間を短縮できる。また、θがθpに達した後は
速度制御系の利得は元に戻しているので外乱に対
する制御発振も生じない。更に、ＮがほぼNpに
なつてから、θがほぼθpになるまでの間位相制御
系の利得を上げており、ＮがNpに達してからθ
がθpに達するまでの時間を更に短縮できる。更
に、ＮがほぼNpになつたことは速度制御電圧
（信号）により検出し、θがほぼθpになつたこと
は位相制御電圧（信号）により検出しているの
で、利得の切換は、適切な時期に行なえるのでよ
り速く制御安定状態とすることが可能となつた。
と速度制御系の利得が下がるため式(5)の第３項に
示すVpの変位分と異符号のVsに変位分が小さく
なり、ＮがNpに達してからθがθpに達するまで
の時間を短縮できる。また、θがθpに達した後は
速度制御系の利得は元に戻しているので外乱に対
する制御発振も生じない。更に、ＮがほぼNpに
なつてから、θがほぼθpになるまでの間位相制御
系の利得を上げており、ＮがNpに達してからθ
がθpに達するまでの時間を更に短縮できる。更
に、ＮがほぼNpになつたことは速度制御電圧
（信号）により検出し、θがほぼθpになつたこと
は位相制御電圧（信号）により検出しているの
で、利得の切換は、適切な時期に行なえるのでよ
り速く制御安定状態とすることが可能となつた。
以上説明したように本発明によれば速度制御手
段の制御利得及び位相制御手段の制御利得を適切
な時期に相対的に切り換えることによつて、回転
体の過渡動作時において制御の安定性を損なうこ
となく制御安定状態への引込時間を大幅に短縮で
きるものである。
段の制御利得及び位相制御手段の制御利得を適切
な時期に相対的に切り換えることによつて、回転
体の過渡動作時において制御の安定性を損なうこ
となく制御安定状態への引込時間を大幅に短縮で
きるものである。
第１図はVTRにおいて回転体としてのドラム
の回転を制御する一般的は制御装置の構成を示す
図、第２図は第１図各部の波形図、第３図は第１
図に示した制御装置の要部の従来の構成例を示す
回路図、第４図は回転体であるドラムの回転数と
速度制御電圧の関係を示す特性図、第５図は回転
体であるドラムの回転位相と位相制御電圧の関係
を示す特性図、第６図は本発明による方法を
VTRのドラム制御系に応用した一実施例を示す
要部回路図、第７図は第６図各部の波形を示す波
形図である。 図中、４はモータ、２２速度制御電圧の入力端
子、２３は位相制御電圧の入力端子、A1，A2は
オペアンプ、R3，R6〜R11は抵抗、OR1，OR2は
オアゲート、NOTは否定回路、NANDはナンド
ゲート、ANDはアンドゲート、SW，SW2，
SW3はアナログスイツチである。
の回転を制御する一般的は制御装置の構成を示す
図、第２図は第１図各部の波形図、第３図は第１
図に示した制御装置の要部の従来の構成例を示す
回路図、第４図は回転体であるドラムの回転数と
速度制御電圧の関係を示す特性図、第５図は回転
体であるドラムの回転位相と位相制御電圧の関係
を示す特性図、第６図は本発明による方法を
VTRのドラム制御系に応用した一実施例を示す
要部回路図、第７図は第６図各部の波形を示す波
形図である。 図中、４はモータ、２２速度制御電圧の入力端
子、２３は位相制御電圧の入力端子、A1，A2は
オペアンプ、R3，R6〜R11は抵抗、OR1，OR2は
オアゲート、NOTは否定回路、NANDはナンド
ゲート、ANDはアンドゲート、SW，SW2，
SW3はアナログスイツチである。
Claims (1)
- 【特許請求の範囲】 １ 回転体の回転速度を所定の目標速度になる様
制御する速度制御手段からの速度制御信号と、前
記回転体の回転位相を所定の目標位相になる様制
御する位相制御手段からの位相制御信号とを用い
て回転体の回転を制御する回転体の制御方法であ
つて、 過渡状態において、前記速度制御信号に基いて
前記回転速度が前記目標速度に大略一致したこと
を検出し、該検出が行われた第１のタイミングで
前記速度制御手段の制御利得を前記位相制御手段
の制御利得に対して相対的に下げ、 該第１のタイミングの後、前記位相制御信号に
基いて前記回転位相が前記目標位相に大略一致し
たことを検出し、該検出が行われた第２のタイミ
ングで前記速度制御手段の制御利得を前記位相制
御手段の制御利得に対し相対的に上げることを特
徴とする 回転体の制御方法。 ２ 前記第１のタイミングで前記速度制御手段の
制御利得を下げると共に前記位相制御手段の制御
利得を上げ、前記第２のタイミングで前記速度制
御手段の制御利得を上げると共に前記位相制御手
段の制御利得を下げることを特徴とする特許請求
の範囲第１項記載の回転体の制御方法。 ３ 前記第１のタイミング以前の前記速度制御手
段の制御利得と、前記第２のタイミング以後の前
記速度制御手段の制御利得が同一であることを特
徴とする特許請求の範囲第１項記載の回転体の制
御方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56203342A JPS58103885A (ja) | 1981-12-15 | 1981-12-15 | 回転体の制御方法 |
| US06/449,614 US4517501A (en) | 1981-12-15 | 1982-12-14 | Rotation control system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56203342A JPS58103885A (ja) | 1981-12-15 | 1981-12-15 | 回転体の制御方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58103885A JPS58103885A (ja) | 1983-06-21 |
| JPH0444512B2 true JPH0444512B2 (ja) | 1992-07-21 |
Family
ID=16472428
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56203342A Granted JPS58103885A (ja) | 1981-12-15 | 1981-12-15 | 回転体の制御方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US4517501A (ja) |
| JP (1) | JPS58103885A (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5335189A (en) * | 1989-01-21 | 1994-08-02 | Canon Kabushiki Kaisha | Rotation phase control device |
| US5003628A (en) * | 1989-03-02 | 1991-03-26 | Lucerne Products, Inc. | Variable speed D.C. motor control |
| US5815742A (en) * | 1996-06-11 | 1998-09-29 | Minolta Co., Ltd. | Apparatus having a driven member and a drive controller therefor |
| US6128437A (en) * | 1997-12-10 | 2000-10-03 | Delta Electronics, Inc. | Digital control for revolving speed of DC motor |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4162457A (en) * | 1977-12-30 | 1979-07-24 | Grodinsky Robert M | Expansion circuit for improved stereo and apparent monaural image |
| JPS6056396B2 (ja) * | 1978-08-31 | 1985-12-10 | 三菱電機株式会社 | 速度制御装置 |
| JPS56134811A (en) * | 1980-03-24 | 1981-10-21 | Sony Corp | Gain control circuit |
| JPS56148187A (en) * | 1980-04-17 | 1981-11-17 | Matsushita Electric Ind Co Ltd | Motor controller |
| JPS6028067B2 (ja) * | 1980-09-20 | 1985-07-02 | 日立電子株式会社 | ビデオテ−プレコ−ダのテ−プ駆動モ−タ制御回路 |
-
1981
- 1981-12-15 JP JP56203342A patent/JPS58103885A/ja active Granted
-
1982
- 1982-12-14 US US06/449,614 patent/US4517501A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS58103885A (ja) | 1983-06-21 |
| US4517501A (en) | 1985-05-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6334710B2 (ja) | ||
| JPH0444512B2 (ja) | ||
| US3355649A (en) | Synchronizing circuit | |
| JPH022216B2 (ja) | ||
| US4496998A (en) | Video tape recorder with delayed control signal recording upon restart | |
| JPS6028067B2 (ja) | ビデオテ−プレコ−ダのテ−プ駆動モ−タ制御回路 | |
| JPS5832412B2 (ja) | 回転制御系における位相同期用基準信号形成方式 | |
| JPS5850403Y2 (ja) | 回転制御装置 | |
| JPS5826564B2 (ja) | カイテンタイノカイテンイソウセイギヨソウチ | |
| JPS6220919Y2 (ja) | ||
| JPS6020812B2 (ja) | 磁気記録装置 | |
| KR940001070Y1 (ko) | 드럼을 사용하는 기록 및 재생시스템에서 펄스수에 무관한 기록위치 결정회로 | |
| JPH031740B2 (ja) | ||
| JPS6364808B2 (ja) | ||
| JPS631662B2 (ja) | ||
| JPH0429587A (ja) | モータサーボ装置 | |
| JPS5851339B2 (ja) | 回転位相制御装置 | |
| JPS5911966B2 (ja) | カイテンヘツドガタジキロクガサイセイソウチ | |
| JPH0332147B2 (ja) | ||
| JPH0770012B2 (ja) | テープレコーダ | |
| JP2604701B2 (ja) | モータ駆動制御装置 | |
| JPS6014420B2 (ja) | 記録再生装置 | |
| JPS60103546A (ja) | 磁気記録再生装置の可変速再生トラツキング装置 | |
| JPH0547907B2 (ja) | ||
| JPS62138340U (ja) |