JPS594867B2 - 電界効果トランジスタの製造方法 - Google Patents
電界効果トランジスタの製造方法Info
- Publication number
- JPS594867B2 JPS594867B2 JP489378A JP489378A JPS594867B2 JP S594867 B2 JPS594867 B2 JP S594867B2 JP 489378 A JP489378 A JP 489378A JP 489378 A JP489378 A JP 489378A JP S594867 B2 JPS594867 B2 JP S594867B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- region
- field effect
- effect transistor
- semiconductor layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Junction Field-Effect Transistors (AREA)
Description
【発明の詳細な説明】
本発明は、電界効果トランジスタ、特に高周波化、高出
力化に適した構造を容易に実現することができる製造方
法を提供するものである。
力化に適した構造を容易に実現することができる製造方
法を提供するものである。
従来、縦形構造の電界効果トランジスタとして、第１図
、第２図に示す如き、埋め込みゲート形構造及び表面配
線構造の素子があつた。
、第２図に示す如き、埋め込みゲート形構造及び表面配
線構造の素子があつた。
図中１はドレイン領域となる高不純物濃速の半導体基板
、２は基板１より低不純物濃度の半導体層、３は基板１
と反対導電型を有するゲート領域、４は基板１と同一導
電型のソース領域である。これらの構造における欠点は
、高周波特性を向上させようとすると出力が低下すると
いうことである。その理由５ は、第１図、第２図にお
いて、高出力を得ようとして面積を大きくして電流を大
きくしようとすると、ゲート３とドレイン１間の静電容
量が増加して、周波数特性が低下する。また、高電圧動
作をさせようとして、ゲート３とドレイン１の距離を１
０大きくすると電流通路が長くなつてチャンネルの直列
抵抗が大きくなり、電流が流れにくくなつて大出力にな
らない。高周波特性を向上するため静電容量を小さくし
ようとして半導体層２を厚くすると、同じように電流が
流れにくくなり高出力に１５ならない。以上のような欠
点を補う構造として第３図に示す如き構造が提案された
。この構造は、ドレイン領域１から高濃度領域１１がソ
ース領域４に対向する領域で突出し、ゲート３から拡が
る空気層の縁２０の形に沿うように形成されている２０
ため、ゲート・ ドレイン間の静電容量を増加させるこ
となく電流通路の直列抵抗を下げ、大電流を出しうる。
上記構造が高周波化、高出力化に適した構造であること
は上記説明より明らかであるが、それを２５実現するこ
とは極めて困難であつた。
、２は基板１より低不純物濃度の半導体層、３は基板１
と反対導電型を有するゲート領域、４は基板１と同一導
電型のソース領域である。これらの構造における欠点は
、高周波特性を向上させようとすると出力が低下すると
いうことである。その理由５ は、第１図、第２図にお
いて、高出力を得ようとして面積を大きくして電流を大
きくしようとすると、ゲート３とドレイン１間の静電容
量が増加して、周波数特性が低下する。また、高電圧動
作をさせようとして、ゲート３とドレイン１の距離を１
０大きくすると電流通路が長くなつてチャンネルの直列
抵抗が大きくなり、電流が流れにくくなつて大出力にな
らない。高周波特性を向上するため静電容量を小さくし
ようとして半導体層２を厚くすると、同じように電流が
流れにくくなり高出力に１５ならない。以上のような欠
点を補う構造として第３図に示す如き構造が提案された
。この構造は、ドレイン領域１から高濃度領域１１がソ
ース領域４に対向する領域で突出し、ゲート３から拡が
る空気層の縁２０の形に沿うように形成されている２０
ため、ゲート・ ドレイン間の静電容量を増加させるこ
となく電流通路の直列抵抗を下げ、大電流を出しうる。
上記構造が高周波化、高出力化に適した構造であること
は上記説明より明らかであるが、それを２５実現するこ
とは極めて困難であつた。
すなわち、このような構造を得る方法として、先ず上記
突出した領域１１を含む厚さまで半導体層２を気相成長
法などで成長させ、次いで領域１１となるべき部分に基
板１と同一導電形の不純３０物を高濃度に拡散して領域
１１を形成した後、再び半導体層２を所望の厚さまで成
長させる方法や、基板１の所定表面領域を選択的に掘削
して凹部を形成した後、この凹部を形成した基板１上に
半導体層２を気相成長によつて形成し、上記凹部を投３
５影した半導体層２の表面層にゲート領域３を、上部凹
部以外の基板１の表面領域を投影した半導体層２の表面
層にソース領域４を形成する方法が提、Ｃｌ−案されて
いるが、前者の方法による場合は、半導体層２を形成す
るための気相成長を２度に分けて行う必要があり、また
後者の方法による場合は、半導体層２にも凹部が形成さ
れることになるので、ゲート領域３やソース領域４形成
のための写真製版が困難になるという不都合があつた。
突出した領域１１を含む厚さまで半導体層２を気相成長
法などで成長させ、次いで領域１１となるべき部分に基
板１と同一導電形の不純３０物を高濃度に拡散して領域
１１を形成した後、再び半導体層２を所望の厚さまで成
長させる方法や、基板１の所定表面領域を選択的に掘削
して凹部を形成した後、この凹部を形成した基板１上に
半導体層２を気相成長によつて形成し、上記凹部を投３
５影した半導体層２の表面層にゲート領域３を、上部凹
部以外の基板１の表面領域を投影した半導体層２の表面
層にソース領域４を形成する方法が提、Ｃｌ−案されて
いるが、前者の方法による場合は、半導体層２を形成す
るための気相成長を２度に分けて行う必要があり、また
後者の方法による場合は、半導体層２にも凹部が形成さ
れることになるので、ゲート領域３やソース領域４形成
のための写真製版が困難になるという不都合があつた。
この発明はこのような点に鑑みてなされたもので、ゲー
ト・ドレイン間の容量を増大させることなくドレイン抵
抗を小さくして大出力化を可能にした構造の電界効果ト
ランジスタを容易に実現することのできる製造方法を提
供することを目的とする。
ト・ドレイン間の容量を増大させることなくドレイン抵
抗を小さくして大出力化を可能にした構造の電界効果ト
ランジスタを容易に実現することのできる製造方法を提
供することを目的とする。
以下、図を参照してこの発明の一実施例について説明す
る。
る。
先ず第４図ａに示すように、ｎ＋形半導体基板１の所定
表面領域上に、半導体酸化膜等の絶縁膜６を被着する。
次に第４図ｂに示すように、上記絶縁膜６をマスクとし
て基板１と同一導電形と対与する高濃度の不純物を拡散
あるいはイオン注入等で基板１に導入し、高濃度領域１
０を形成する。ここで上記導入する不純物としては、基
板１中の不純物よりも半導体中での拡散速度が大きいも
のが選ばれる。一例として、基板１中の不純物がアンチ
モンのときには、砒素とかりンが使用できる。これらの
不純物としてｌ族、族以外の不純物が使用できることは
当然である。その ト後、絶縁膜６を除去して、第４図
ｃに示すように、高濃度領域１０を含む基板１の一主面
上に、ｎ−形半導体層２を気相成長法によつて形成する
。次いで第４図ｄに示すように、通常の方法、例えば拡
散マスクを使用した熱拡散法でゲート領域３お ５よび
ソース領域４を形成する。するとこの工程の過程におい
て、基板１と領域１０中の不純物の拡散速度の差によつ
て、第４図ｄに示すように、半導体層２中に領域１０か
ら高濃度領域１１がソース領域４に対向するように突出
して形成される。このように拡散によつて突出する領域
１１は、拡散が中央部で深く、周辺部では横に広がるた
め浅くなるように形成されるので、その形状はゲート領
域３から拡がる突之層の縁の形状に沿う形を容易にとり
得る。なお、以上はｎチャンネルの電界効果トランジン
タの製造を例にとつて説明したが、この発明はＰチヤン
ネルの電界効果トランジスタの製造にも適用できること
はいうまでもない。
表面領域上に、半導体酸化膜等の絶縁膜６を被着する。
次に第４図ｂに示すように、上記絶縁膜６をマスクとし
て基板１と同一導電形と対与する高濃度の不純物を拡散
あるいはイオン注入等で基板１に導入し、高濃度領域１
０を形成する。ここで上記導入する不純物としては、基
板１中の不純物よりも半導体中での拡散速度が大きいも
のが選ばれる。一例として、基板１中の不純物がアンチ
モンのときには、砒素とかりンが使用できる。これらの
不純物としてｌ族、族以外の不純物が使用できることは
当然である。その ト後、絶縁膜６を除去して、第４図
ｃに示すように、高濃度領域１０を含む基板１の一主面
上に、ｎ−形半導体層２を気相成長法によつて形成する
。次いで第４図ｄに示すように、通常の方法、例えば拡
散マスクを使用した熱拡散法でゲート領域３お ５よび
ソース領域４を形成する。するとこの工程の過程におい
て、基板１と領域１０中の不純物の拡散速度の差によつ
て、第４図ｄに示すように、半導体層２中に領域１０か
ら高濃度領域１１がソース領域４に対向するように突出
して形成される。このように拡散によつて突出する領域
１１は、拡散が中央部で深く、周辺部では横に広がるた
め浅くなるように形成されるので、その形状はゲート領
域３から拡がる突之層の縁の形状に沿う形を容易にとり
得る。なお、以上はｎチャンネルの電界効果トランジン
タの製造を例にとつて説明したが、この発明はＰチヤン
ネルの電界効果トランジスタの製造にも適用できること
はいうまでもない。
以上述べたようにこの発明の方法によれば、ドレインと
なる半導体基板の不純物より拡散速度の大きい不純物を
上記基板の一部領域に導入することにより、従来方法の
ように気相成長を２度に分けて行つたり、エツチングし
たりすることなく、周波数特性のすぐれた大出力電界効
果トランジスタを容易に得ることができる。
なる半導体基板の不純物より拡散速度の大きい不純物を
上記基板の一部領域に導入することにより、従来方法の
ように気相成長を２度に分けて行つたり、エツチングし
たりすることなく、周波数特性のすぐれた大出力電界効
果トランジスタを容易に得ることができる。
第１図および第２図はそれぞれ従来の電界効果トランジ
スタを示す断面図、第３図は改良された構造を有する電
界効果トランジスタを示す断面図、第４図ａ−ｄはこの
発明の一実施例を示す工程順の断面図である。 図において、１は半導体基板、２は半導体層、３はゲー
ト領域、４はソース領域、１０および１１は高濃度領域
である。
スタを示す断面図、第３図は改良された構造を有する電
界効果トランジスタを示す断面図、第４図ａ−ｄはこの
発明の一実施例を示す工程順の断面図である。 図において、１は半導体基板、２は半導体層、３はゲー
ト領域、４はソース領域、１０および１１は高濃度領域
である。
Claims (1)
- 【特許請求の範囲】 １ ドレイン領域となる低比抵抗半導体基板の所定表面
領域に上記基板の不純物より拡散速度の大きい不純物を
含む上記基板と同一導電型の低比抵抗半導体領域を選択
的に形成する工程、上記半導体領域を含む上記基板の一
主面上に上記基板と同一導電型の高比抵抗半導体層を形
成する工程、上記半導体領域を投影した上記半導体層の
表面領域に上記基板と同一導電型の低比抵抗ソース領域
を形成する工程を含む電界効果トランジスタの製造方法
。 ２ 高比抵抗半導体層は気相成長法により形成されるこ
とを特徴とする特許請求の範囲第１項記載の電界効果ト
ランジスタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP489378A JPS594867B2 (ja) | 1978-01-19 | 1978-01-19 | 電界効果トランジスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP489378A JPS594867B2 (ja) | 1978-01-19 | 1978-01-19 | 電界効果トランジスタの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5497382A JPS5497382A (en) | 1979-08-01 |
| JPS594867B2 true JPS594867B2 (ja) | 1984-02-01 |
Family
ID=11596341
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP489378A Expired JPS594867B2 (ja) | 1978-01-19 | 1978-01-19 | 電界効果トランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS594867B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0183973U (ja) * | 1987-11-27 | 1989-06-05 |
-
1978
- 1978-01-19 JP JP489378A patent/JPS594867B2/ja not_active Expired
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0183973U (ja) * | 1987-11-27 | 1989-06-05 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5497382A (en) | 1979-08-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4072545A (en) | Raised source and drain igfet device fabrication | |
| US4074300A (en) | Insulated gate type field effect transistors | |
| US4475279A (en) | Method of making a monolithic integrated circuit comprising at least one pair of complementary field-effect transistors and at least one bipolar transistor | |
| US4789644A (en) | Process for fabrication, by means of epitaxial recrystallization, of insulated-gate field-effect transistors with junctions of minimum depth | |
| US4980306A (en) | Method of making a CMOS device with trench isolation device | |
| JPS6254936A (ja) | Ｍｏｓ装置の分離構造の製造方法 | |
| JPH0355984B2 (ja) | ||
| JPS5929153B2 (ja) | ＭＯＳｎ−チヤンネル・シリコンゲ−ト集積回路中に低抵抗相互接続部を形成する方法 | |
| JPS62126675A (ja) | 半導体装置及びその製造方法 | |
| JPH01130542A (ja) | 素子間分離領域を有する半導体装置の製造方法 | |
| JPS63133678A (ja) | 縦型電界効果トランジスタの製造方法 | |
| JPS594867B2 (ja) | 電界効果トランジスタの製造方法 | |
| JP2793141B2 (ja) | トレンチ素子分離膜を有する半導体装置の製造方法 | |
| JPS62211955A (ja) | 半導体装置の製造方法 | |
| JPS58200554A (ja) | 半導体装置の製造方法 | |
| JPH023270A (ja) | Ｈｃｔ半導体装置の製造方法 | |
| JPH04294585A (ja) | 縦型ｍｏｓ半導体装置の製造方法 | |
| JPS605067B2 (ja) | Ｍｏｓ形半導体装置 | |
| JPS59138367A (ja) | 半導体装置 | |
| JPS605068B2 (ja) | Ｍｏｓ形半導体装置 | |
| JPS5931074A (ja) | 静電誘導トランジスタの製造方法 | |
| JPS6097673A (ja) | 半導体装置の製造方法 | |
| JPS60211867A (ja) | 半導体装置及びその製造方法 | |
| JPS6141150B2 (ja) | ||
| JP3106487B2 (ja) | 半導体装置の製造方法 |