JPS605067B2 - Ｍｏｓ形半導体装置 - Google Patents

Description

【発明の詳細な説明】 この発明は、絶縁性基板上に形成された半導体基板を用
いたＭＯＳ形半導体装置の改良に関するものである。

ＭＯＳ形集積回路（ＭＯＳＩＣ）はバィポーラ形集積回
路と比較して、集積密度が大きく、かつ安価であるとい
う長所を有しているが、演算速度が遅いという欠点があ
る。

そこで、ＭＯＳＩＣの演算速度を遠くする方式が、最近
、種々提案されて来た。すなわち、ゲート電極を拡散マ
スクとして用い、ＭＯＳトランジスタをソース領域およ
びドレィン領域の位置を自動的に定めるいわゆる自己整
合法によってソース・ドレィン間距離（チャンネル長）
を短かくし、相互コンダクタンスを増加させる方式や、
絶縁基板上に素子を形成し、ＭＯＳにの配線部の浮遊容
量を小さくすることにより、演算速度を遠くする方式〔
ＳＯＳ（ＳｉｌｉｃｏｎｏｎＳａｐｈｉｒｅ）ＭＯＳＩ
Ｃ〕が提案されている。しかるに、ＳＯＳＭＯＳＩＣ方
式を用いると、半導体基板が電気的に浮いているので、
絶縁性基板と半導体基板層との間にリーク電流による電
圧変動が生じるため、しきし、値電圧（Ｖ比）の変動、
ドレィン電圧に対するドレィン電流の依存度の変動など
の不安定な要素を有している。この発明は、上記の点に
鑑みてなされたもので、ソース領域と半導体基板とを導
電体領域を介して接続することにより、Ｖｔｈの変動、
ドレィン電圧に対するドレィン電流の依存度の変動など
の不安定な要素を無くしたＳＯＳＭＯＢ形半導体装置を
提供することを目的としたものである。

以下、実施例によりこの発明を説明する。

第１図は、この発明の一実施例であるｎチャンネルＭＯ
Ｓ形トランジスタ、製造工程を示す図である。

第１図により実施例の製造工程を説明する。第１図ａに
示すように、サファイアなどよりなる絶縁性基板１上に
、ェピタキシアル成長によりｐ形シリコンよりなるェピ
タキシアル層２を厚さ１仏程度に形成する。このェピタ
キシアル層２のうちソース領域、ドレィン領域およびチ
ャンネル領域を形成するｐ形シリコン領域である半導体
基板３の上に写真食刻法によりレジスト膜４を被着させ
、プラズマ食刻法を用いて、上記半導体基板３以外のェ
ピタキシアル層２を除去する。次に第１図ｂに示すよう
に、レジスト膜４を除去し、酸化雰囲気中で加熱するこ
とにより、ゲート絶縁膜としての二酸化ケイ素（Ｓｉ０
２）膜５を形成する。つづいて、このＳｉ０２膜５の上
にゲート電極作成用の多結晶シリコン層を気相成長法で
形成し、ゲート電極６となる部分以外の多結晶シリコン
層を写真食刻法により除去する。次に第１図ｃに示すよ
うに、ゲート電極６をマスクとしてＳｉ０２膜５をエッ
チングにて除去し、ゲート電極５、およびゲート電極の
両側の半導体基板３のソース領域、ドレィン領域になる
べき部分にリンまたはヒ素を拡散して、ｎ＋形のゲート
電極５、ソース領域７、ドレィン領域８を形成する。つ
づいて、ゲート電極６、ソース電極７、ドレィン領域８
、およびェピタキシアル層２が除去された絶黍性基板１
上にＳｊ０２膜９を被着させ、このＳｉ０２膜９にドレ
ィン領域８に電極・配線用金属を後着させるための穴１
０を写真食刻法により形成し、この穴に露出したドレィ
ン領域８およびＳｉ０２膜９の上に白金１１を被着させ
る。次に第１図ｄに示すように、５００ｑ０程度の温度
で熱処理を行い、ドレィン領域８に接触している領域の
みに白金・シリコン合金層１２を形成する。次に第１図
ｅに示すように、王水中で煮沸することにより、白金・
シリコン合金層１２以外の白金を除去し、つづＬて、Ｓ
ｉ０２膜９にソース領域７と電極・配線用属との接触用
の穴、およびゲート電極６と配線金属との接触用の穴〔
この穴は第１図ｅに示すゲート電極６の紙面に垂直な延
長部の上のＳｉ０２９にあげられる。従って、第１図ｅ
には表わされていない。）を形成する。次に第１図ｆに
示すように、アルミニウムを被着させ、写真食刻法によ
り、ゲート電極６に対する配線、ソース電極１３および
ドレイン電極１４ならびにこれらに対する配線を作成す
る。つづいて、ゲート電極６、ソ−ス領域７およびドレ
ィン領域８とアルミニウムとの電気的接触を良くするた
めに、４００〜５０び０程度の温度で熱処理を行う。第
２図は完成したｎチャンネルＭＯＢ形トランジスタの手
要部の断面図である。

第２図において、第１図に示したものと同じ符号は同一
のものを表わしており、１５はアルミニウム被着後の熱
処理によりソース領域７に形成されたアルミニウム・シ
リコン合金層、１６は同じくドレィン領域８に形成され
た白金・アルミニウム・シリコン合金層を示す。０．秋
程度より浅いｎ十形のソース領域７およびドレィン領域
８を形成した場合、第２図に示す如く、アルミニウム・
シリコン合金層１５がソース領域７より深くまで形成さ
れ、アルミニウム・シリコン合金層１５を介して半導体
基板３とソース領域７とを電気的に短絡し、半導体基板
３、ソース領域７間の電位が浮くというＳＯＳＭＯＳ形
トランジスタの欠点を除去し得る。

ドレィン領域８では、白金・シリコン合金層１２が白金
・シリコン・アルミニウム合金層１６に変化するが、こ
の場合、白金・シリコン・アルミニウム合金層１６は浅
くすることができるので、ドレィン領域８と半導体基板
３との間には正常なｐｎ接合が形成されている。上記の
実施例では、ドレィン領域に形成する金属・シリコン合
金層の金属として白金を用いたが、合金層を薄くできる
金属、例えばパラジウム、ハフニウムなどを用いてもよ
い。

また、上記の実施例では、この発明をｎチャンネルＳＯ
ＳＭＯＳ形トランジスタに適用した場合について述べた
が、ｐチャンネルＳＯＳＭＯＳ形トランジスタにもこの
発明が同様に適用されることはいうまでもない。

さらに、上記の実施例では、ＳＯＳＭＯＳ形トランジス
タにこの発明を適用した場合について述べたが、ＳＯＳ
Ｍ０６１Ｃにも、この発明は同様に適用できるものであ
る。

以上詳述したように、この発明によるＳＯＳＭＯＳ形半
導体装置においては、ソース電極の構成材料としてドレ
ィン電極の構成材料より半導体基板の構成材料である半
導体を多く含有する合金層を形成する金属を用い、ソー
ス領域においてのみ合金層によってｐｎ接合を電気的に
短絡したので、演算速度を早くし、しかも半導体基板が
電気的に浮くことによるＶｔｈの変動、ドレィン電圧に
対するドレィン電流の依存度の変動などの不安定な要素
を除去することができる効果がある。

【図面の簡単な説明】

第１図はこの発明の一実施例の製造工程を示す断面図、
第２図は完成した上記実施例の主要部の断面図である。 図において、１は絶縁性基板、３は半導体基板、５はＳ
ｉ０２腰、６はゲート電極、７はソース領域、８はドレ
ィン領域、９はＳｉ０２膜、１３はソース電極、１４は
ドレィン電極、１５はアルミニウム・シリコン合金層、
１６は白金・アルミニウム・シリコン合金層である。な
お、図中同一符号はそれぞれ同一または相当部分を示す
。第１図 第１図 第２図

Claims (1)

1. 【特許請求の範囲】 １ 絶縁性基板、この絶縁性基板上に形成された半導体
   基板、この半導体基板の表面部に設けられこの半導体基
   板とｐｎ接合を形成するソース領域およびドレイン領域
   、ならびに上記ソース領域および上記ドレイン領域のそ
   れぞれの表面に被着されたソース電極およびドレイン電
   極を備えたものにおいて、上記ソース電極の構成材料と
   して上記ドレイン電極の構成材料より上記半導体基板の
   構成材料である半導体を多く含有する合金層を形成する
   金属を用い、上記ソース領域においてのみ上記合金層に
   よってｐｎ接合を短絡したことを特徴とするＭＯＳ形半
   導体装置。 ２ ソース電極がアルミニウムにより構成され、ドレイ
   ン電極がドレイン領域の表面に被着された白金とこの白
   金の上に被着されたアルミニウムとにより構成されてい
   ることを特徴とする特許請求の範囲第１項記載のＭＯＳ
   形半導体装置。 ３ ソース電極がアルミニウムにより構成され、ドレイ
   ン電極がドレイン領域の表面に被着されたパラジウムと
   このパラジウムの上に被着されたアルミニウムとにより
   構成されていることを特徴とする特許請求の範囲第１項
   記載のＭＯＳ形半導体装置。 ４ ソース電極がアルミニウムにより構成され、ドレイ
   ン電極がドレイン領域の表面に被着されたハフニウムと
   このハフニウムの上に被着されたアルミニウムとにより
   構成されていることを特徴とする特許請求の範囲第１項
   記載のＭＯＳ形半導体装置。