JPS5950108B2 - トランジスタ - Google Patents
トランジスタInfo
- Publication number
- JPS5950108B2 JPS5950108B2 JP51024528A JP2452876A JPS5950108B2 JP S5950108 B2 JPS5950108 B2 JP S5950108B2 JP 51024528 A JP51024528 A JP 51024528A JP 2452876 A JP2452876 A JP 2452876A JP S5950108 B2 JPS5950108 B2 JP S5950108B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- transistor
- type
- emitter
- collector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Bipolar Integrated Circuits (AREA)
- Bipolar Transistors (AREA)
Description
【発明の詳細な説明】
本発明はトランジスタの構造に関するものである。
最近、Ｉ″Ｌと称される集積回路（以下、ＩＣという）
が話題を呼んでいる。
が話題を呼んでいる。
その理由はすでに確立されているバイポーラ技術だけで
作ることができ、そのチップ構造の特殊性からこのチッ
プは非常に小さく作ることができ、したがつて安価にで
き、機能設計にも広い自由度があるからである。しかし
ながら、よく吟味してみると、確かに見かけ上は従来の
製造方法、従来の構造でＩ″Ｌと称されるＩＣを実現す
ることは可能であるが、所望の特性を実現でき、しかも
小型に、安価にという目標を達成するにはきわめて不十
分である。したがつて、このＩ″ＬについてもＩ″Ｌに
最適な製造方法、不純物分布、チップ内の構造が必要と
なる。まず、本発明を説明する前に、従来技術について
述べる。第１図はＩ″Ｌと呼ばれている回路の一部を示
し、同図においてＰＮＰトランジスタＴＲ、が定電流源
（あるいは負荷）で、ＮＰＮトランジスタＴＲ。
作ることができ、そのチップ構造の特殊性からこのチッ
プは非常に小さく作ることができ、したがつて安価にで
き、機能設計にも広い自由度があるからである。しかし
ながら、よく吟味してみると、確かに見かけ上は従来の
製造方法、従来の構造でＩ″Ｌと称されるＩＣを実現す
ることは可能であるが、所望の特性を実現でき、しかも
小型に、安価にという目標を達成するにはきわめて不十
分である。したがつて、このＩ″ＬについてもＩ″Ｌに
最適な製造方法、不純物分布、チップ内の構造が必要と
なる。まず、本発明を説明する前に、従来技術について
述べる。第１図はＩ″Ｌと呼ばれている回路の一部を示
し、同図においてＰＮＰトランジスタＴＲ、が定電流源
（あるいは負荷）で、ＮＰＮトランジスタＴＲ。
がインバータである。なお１〜３は端子、Ｇは接地端子
である。第２図は第１図回路を従来公知の方法によつて
実現したチップ構造の断面図であり、このチップ構造は
次のようにして実現される。
である。第２図は第１図回路を従来公知の方法によつて
実現したチップ構造の断面図であり、このチップ構造は
次のようにして実現される。
すなわち、Ｎ”型基板１１の上にエピタキシャル法を用
いて同一導電型の薄層１２を設け、この薄層１２の表面
領域に通常の不純物拡散法によリ互いに離れた２つのＰ
型領域１３、１４を同時に作り、一方のＰ型領域１４の
中に二重拡散法によりＮ型領域１５を設ける。
いて同一導電型の薄層１２を設け、この薄層１２の表面
領域に通常の不純物拡散法によリ互いに離れた２つのＰ
型領域１３、１４を同時に作り、一方のＰ型領域１４の
中に二重拡散法によりＮ型領域１５を設ける。
そしてＰ型領域１３をエミッタ、薄層１２をベース、他
のＰ型領域１４をコレクタとしてＰＮＰトランジスタＴ
ＲＩを構成し、一方Ｎ゛型基板１１およびＮ型薄層１２
をエミッタ、Ｐ型領域１４をベース、Ｎ型領域１５を″
コレクタとしてＮＰＮトランジスタＴＲ２を構成する。
このような構成にすると、Ｉ″Ｌのチップは非常に小型
に実現できることは自明である。
のＰ型領域１４をコレクタとしてＰＮＰトランジスタＴ
ＲＩを構成し、一方Ｎ゛型基板１１およびＮ型薄層１２
をエミッタ、Ｐ型領域１４をベース、Ｎ型領域１５を″
コレクタとしてＮＰＮトランジスタＴＲ２を構成する。
このような構成にすると、Ｉ″Ｌのチップは非常に小型
に実現できることは自明である。
インバータとしてのＮＰＮトランジスタＴＲ。は増幅作
用も丁する訳であるので電流増幅率れ、ｅが大きいこと
が望ましい。ところが、第２図のＮＰＮトランジスタＴ
Ｒ２は薄板の表面からの二重拡散によつて形成している
から、必然的にエミッタ・ベース接合１６の面積Ｂｅが
ベース・コレクタ接合１７の面積θＳｃより大きい。こ
のため大きい電流増幅率れ、ｅを得たい場合にはその大
きな電流増幅率ｈｆｅが得られず、きわめて望ましくな
い。本発明はこのような問題を解決し、所望の特性、特
に所望の大きな電流増幅率を得ることがで■５き、かつ
小型にして安価にできるトランジスタを提供することに
ある。
用も丁する訳であるので電流増幅率れ、ｅが大きいこと
が望ましい。ところが、第２図のＮＰＮトランジスタＴ
Ｒ２は薄板の表面からの二重拡散によつて形成している
から、必然的にエミッタ・ベース接合１６の面積Ｂｅが
ベース・コレクタ接合１７の面積θＳｃより大きい。こ
のため大きい電流増幅率れ、ｅを得たい場合にはその大
きな電流増幅率ｈｆｅが得られず、きわめて望ましくな
い。本発明はこのような問題を解決し、所望の特性、特
に所望の大きな電流増幅率を得ることがで■５き、かつ
小型にして安価にできるトランジスタを提供することに
ある。
本発明は、半導体薄板の表面付近に不純物拡散によつて
形成されたコレクタ領域が配置され、そのコレクタ領域
の下側、すなわちコレクタ領域よりも薄板の深部に同じ
く不純物拡散によつて形成されたベース領域をはさんで
エミツタが配置されているトランジスタにおいて、電流
増幅率Ｈｆｅを大きくするためにエミツタ接合の有効面
積がコレクタ接合面積よりも充分小さくなるように、前
記コレクタ領域の中央部分に対応するエミツタ領域の不
純物濃度が、その周囲のエミツタ領域の不純物濃度より
も低いことを特徴とするトランジスタを提供するもので
ある。
形成されたコレクタ領域が配置され、そのコレクタ領域
の下側、すなわちコレクタ領域よりも薄板の深部に同じ
く不純物拡散によつて形成されたベース領域をはさんで
エミツタが配置されているトランジスタにおいて、電流
増幅率Ｈｆｅを大きくするためにエミツタ接合の有効面
積がコレクタ接合面積よりも充分小さくなるように、前
記コレクタ領域の中央部分に対応するエミツタ領域の不
純物濃度が、その周囲のエミツタ領域の不純物濃度より
も低いことを特徴とするトランジスタを提供するもので
ある。
次に本発明の実施例について図面を参照して説明する。
第３図は第１図回路を実現した本発明によるチツプ構造
の一実施例を示し、このチツプ構造は通常の技術の組合
わせによつて実現できる。
の一実施例を示し、このチツプ構造は通常の技術の組合
わせによつて実現できる。
たとえばＮ゛基板１１の表面の一部にＮ型不純物を拡散
して通称、埋込層１９を形成し、次に基板の全表面にＮ
型薄層１２をエピタキシヤル法によつて形成する。あと
は、通常の方法によつて、すなわち前述したと同様に通
常の不純物拡散法によりＰ型領域１３および１４を同時
に形成し、次に一方のＰ型領域１４の中に２重拡散法に
よりＮ型領域１５を形成する。このようにしてＰＮＰト
ランジスタＴＲ．，およびＮＰＮトランジスタＴＲ，が
前述の．ように構成される。第３図ではＰＮＰトランジ
スタＴＲ，のエミツタおよびＮＰＮトランジスタＴＲ２
のベースとコレクタは前述と同様に２重拡散法でつ＜る
が、ＮＰＮトランジスタＴＲ２のエミツタ・ベース接合
１６が．均一には動作しないようにエミツタ領域の不純
物濃度を不均一にしようとするものである。
して通称、埋込層１９を形成し、次に基板の全表面にＮ
型薄層１２をエピタキシヤル法によつて形成する。あと
は、通常の方法によつて、すなわち前述したと同様に通
常の不純物拡散法によりＰ型領域１３および１４を同時
に形成し、次に一方のＰ型領域１４の中に２重拡散法に
よりＮ型領域１５を形成する。このようにしてＰＮＰト
ランジスタＴＲ．，およびＮＰＮトランジスタＴＲ，が
前述の．ように構成される。第３図ではＰＮＰトランジ
スタＴＲ，のエミツタおよびＮＰＮトランジスタＴＲ２
のベースとコレクタは前述と同様に２重拡散法でつ＜る
が、ＮＰＮトランジスタＴＲ２のエミツタ・ベース接合
１６が．均一には動作しないようにエミツタ領域の不純
物濃度を不均一にしようとするものである。
すなわち、ＮＰＮトランジスタＴＲ２のベース・コレク
タ接合１７の中央付近の真下のエミツタ領域１８の不純
物濃度は低く、その周辺部分のエミツタ領域．１９の不
純物濃度は高くしようとするものであこのようにすると
、いまエミツタ領域とベース領域に順方向の電圧をかけ
ると、立上り電圧の差から電子の注入はまずエミツタ領
域のうち領域１８から起り、領域１９からはほとんど起
らない。元来、このＩ″Ｌというのは、低電流動作とい
うことに特徴があるので、この中央付近からの僅かの注
入電流で充分なのである。第３図の如き構成にしておく
と、注入の起るエミツタ面積よりもそれに対応するコレ
クタ面積の方がはるかに広いので、通常のトランジスタ
の如く、注入されたキヤリアはすべてコレクタに集めら
れるので、大きい電流増幅率Ｈ，ｅを得ることができる
のは明らかである。本発明は本実施例に限定されること
なく種々の応用および変形が考えられる。
タ接合１７の中央付近の真下のエミツタ領域１８の不純
物濃度は低く、その周辺部分のエミツタ領域．１９の不
純物濃度は高くしようとするものであこのようにすると
、いまエミツタ領域とベース領域に順方向の電圧をかけ
ると、立上り電圧の差から電子の注入はまずエミツタ領
域のうち領域１８から起り、領域１９からはほとんど起
らない。元来、このＩ″Ｌというのは、低電流動作とい
うことに特徴があるので、この中央付近からの僅かの注
入電流で充分なのである。第３図の如き構成にしておく
と、注入の起るエミツタ面積よりもそれに対応するコレ
クタ面積の方がはるかに広いので、通常のトランジスタ
の如く、注入されたキヤリアはすべてコレクタに集めら
れるので、大きい電流増幅率Ｈ，ｅを得ることができる
のは明らかである。本発明は本実施例に限定されること
なく種々の応用および変形が考えられる。
たとえば本実施例第３図においては、図示の如き導電型
について述べたが、本発明はこれに限定されることな＜
設計上の要求で任意に変更することはもちろん可能であ
る。すなわちＰ，Ｎ型は逆にしても良いし、また基板は
Ｎ゛型でなくＰ型であつてもよい。また本発明は第３図
に示す如くＮ゛領域２０を設けて領域１９と同じ効果を
もたせるのも有効である。以上説明した本発明によるト
ランジスタを用いれば、所望の特性、特に大きな電流増
幅率を得ることができるとともに、小型にして安価にす
ることができるなどの効果を’有する。
について述べたが、本発明はこれに限定されることな＜
設計上の要求で任意に変更することはもちろん可能であ
る。すなわちＰ，Ｎ型は逆にしても良いし、また基板は
Ｎ゛型でなくＰ型であつてもよい。また本発明は第３図
に示す如くＮ゛領域２０を設けて領域１９と同じ効果を
もたせるのも有効である。以上説明した本発明によるト
ランジスタを用いれば、所望の特性、特に大きな電流増
幅率を得ることができるとともに、小型にして安価にす
ることができるなどの効果を’有する。
第１図はＩ″Ｌの一単位回路を示す図、第２図は従来構
造によつて第１図回路を実現したチツプ構造の断面図、
第３図は本発明によるチツプ構造の断面図である。 １１・・・・・・Ｎ″′基板、１２・・・・・・Ｎ型薄
層、１４・・・・・・Ｐ型領域、１５・・・・・・Ｎ型
領域、１６・・・・・・エミツタ・ベース接合、１７・
・・・・・ベース・コレクタ接合、１８・・・・・・エ
ミツタ領域、１９・・・・・・理込層、２０・・・・・
・Ｎ゛領域。
造によつて第１図回路を実現したチツプ構造の断面図、
第３図は本発明によるチツプ構造の断面図である。 １１・・・・・・Ｎ″′基板、１２・・・・・・Ｎ型薄
層、１４・・・・・・Ｐ型領域、１５・・・・・・Ｎ型
領域、１６・・・・・・エミツタ・ベース接合、１７・
・・・・・ベース・コレクタ接合、１８・・・・・・エ
ミツタ領域、１９・・・・・・理込層、２０・・・・・
・Ｎ゛領域。
Claims (1)
- １ エミッタ領域内にベース領域が刑成されたトランジ
スタにおいて、前記エミッタ領域には不純物濃度が異な
る少なくとも二つの領域部分が設けられ、不純物濃度が
低い領域部分上にベース・コレクタ接合の少なくとも一
部が位置していることを特徴とするトランジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP51024528A JPS5950108B2 (ja) | 1976-03-05 | 1976-03-05 | トランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP51024528A JPS5950108B2 (ja) | 1976-03-05 | 1976-03-05 | トランジスタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS52107776A JPS52107776A (en) | 1977-09-09 |
| JPS5950108B2 true JPS5950108B2 (ja) | 1984-12-06 |
Family
ID=12140643
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP51024528A Expired JPS5950108B2 (ja) | 1976-03-05 | 1976-03-05 | トランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5950108B2 (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5546046B2 (ja) * | 1973-06-20 | 1980-11-21 |
-
1976
- 1976-03-05 JP JP51024528A patent/JPS5950108B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS52107776A (en) | 1977-09-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4047217A (en) | High-gain, high-voltage transistor for linear integrated circuits | |
| JPH0216017B2 (ja) | ||
| GB1533156A (en) | Semiconductor integrated circuits | |
| JPS6133261B2 (ja) | ||
| JP2763432B2 (ja) | 半導体装置 | |
| JPH0499328A (ja) | バイポーラトランジスタ | |
| JP2833913B2 (ja) | バイポーラ集積回路装置 | |
| JP2518880B2 (ja) | 半導体装置 | |
| JPS586168A (ja) | 半導体集積回路 | |
| JPS5916414B2 (ja) | 半導体装置 | |
| JPS60138963A (ja) | 半導体装置 | |
| JPS59181058A (ja) | 半導体装置 | |
| JPH04262569A (ja) | 半導体装置 | |
| JPS6116569A (ja) | 半導体集積回路装置 | |
| JP2716152B2 (ja) | ラテラルトランジスタ | |
| JPS5885558A (ja) | セミカスタム半導体装置 | |
| JPH02220445A (ja) | 半導体装置 | |
| JPH0130308B2 (ja) | ||
| JPS6132823B2 (ja) | ||
| JPS61260674A (ja) | 電圧制御可変電流増幅率バイポ−ラトランジスタ | |
| JPH10135345A (ja) | 半導体集積回路 | |
| JPH02144924A (ja) | 縦型バイポーラトランジスタ | |
| JPS5914670A (ja) | トランジスタ | |
| JPS6188561A (ja) | トランジスタ | |
| JPS61242061A (ja) | 半導体装置 |