JPS6132823B2 - - Google Patents

Description

【発明の詳細な説明】 本発明はバイポーラ半導体装置、特にPNP型ト
ランジスタおよびNPN型トランジスタを一体化
せしめた構造に関するものである。

本発明は、さらに詳しく言うと、逆方向に動作
する少くとも１つの垂直トランジスタにおけるベ
ース領域（以下ベースという）として働く一導電
型の第１の半導体領域とコレクタ領域（以下コレ
クタという）として働くベース上の低不純物濃度
の逆導電型の第２の半導体領域とを有する半導体
装置において、第２の半導体領域と同様の半導体
領域をベースとして、動作させる少くとも１つの
正方向に動作する垂直トランジスタ（以下ノーマ
ルトランジスタすなわちNTRという）を設けた
半導体装置に関するものである。

加えて、本発明は前記した第２の半導体領域ま
たはそれと同様の領域の上部または上面に、シヨ
ツトキ型電極を設けたものである。

従来、PNP型トランジスタおよびNPN型トラ
ンジスタを相補に使用するために一体化した構造
の代表例としてIIL（Integrated Injection
Logic）が知られている。このIILは、PNP型の横
方向（ラテラル型）のトランジスタおよび逆方向
に動作する垂直トランジスタ（以下にインバーテ
ツドトランジスタを略してITRという）構造の
NPN型トランジスタを組合せて一体化したもの
とされている。このIILに関しては、例えば特公
昭49−35030号公報にモノリシツク集積回路とし
て示されている。さらに例えば英文文献IEEE
Jounal of Solid−State Circuits、Oct1973 332
−337頁にIILをスタテイツク型バイポーラメモリ
に応用した例が示されている。これらはいずれも
定電流源をPNP型ラテラルトランジスタにより得
ている。このためベース接地の電流増巾率アルフ
アαは小さく、このためこのIILは多くの特徴を
有するにもかかわらず、十分な定電流源として動
作しないという重大な欠点があることがわかつ
た。これは特にベース巾が拡散の深さ（一般に１
〜２μ）により決められるのみならず、ベース長
がフオトマスクのフオトエツチングの巾により決
められるため、３−10μという長さを有すること
に原因があることがわかつた。

同時に、従来のIILは一般に電力・遅延時間程
が小さいといわれながらも、その周波数応答速度
がおそく、実用上の大きな欠点とされていた。本
発明は、このような欠点は、前記した電流源の構
造のみではなく、ITRのコレクタとベースとの寄
生容量や、コレクタ領域の小数キヤリアの消滅に
時間がかかるためであることを見い出した。

本発明は、かかる欠点を同時に除去せんとした
ものであつて、PNP型トランジスタの電流源に十
分な余裕をもたせることにより、その周波の応答
速度をはやめるとともに、その製造を、容易に制
御性がよく実施せしめることを目的としたもので
あり、以下に本発明の構造を図面に従つてその製
造工程にてらし合せて説明する。

第１図は本発明の目的とする基本動作の構成を
示す回路図である。第１図Ａは一般的な相補型ト
ランジスタの一例であるが、定電流源としてのト
ランジスタ２は、例えばPNP型を有し、エミツタ
は端子４、ベースは端子７、コレクタは端子１に
接続されている。また、このコレクタ１は他の相
補型トランジスタすなわちNPN型トランジスタ
３のベースに接続されており、同時に信号の入力
端子５を有している。このNPNトランジスタは
エミツタが端子８を、コレクタが例えば２つ有
し、端子６，６′に接続されている。

第１図Ｂは、PNPトランジスタ２のベースと
NPNトランジスタ３のエミツタとが、共通接続
された接地構造を有している。加えて、トランジ
スタ３のコレクタに対し、シヨツトキ型電極を形
成させることにより等価的にシヨツトキ型ダイオ
ート１０，１０′を２個設け、このダイオート１
０，１０′を経て出力端子６，６′に接続されてい
る。この回路構成は、いわゆる、IIL構造であつ
て、かつシヨツトキコレクタを有する代表的な回
路の１例である。

第１図Ｃは、複数個、例えば２個のPNP型トラ
ンジスタ２，２′に対しエミツタ入力端子４，
４′を設け、これらのエミツタをシヨツトキ型、
またはベース上に気相法により集積したP⁺型の
半導体層により設けたものである。このため、ト
ランジスタ２，２′のベースに記号を設けた。そ
れぞれのコレクタに対し、この回路においては共
通の入力端子５を設けると共に、NPN型トラン
ジスタ３，３′にそれぞれ独立にコレクタを設
け、そのコレクタに対しシヨツトキ型電極を設け
ることにより等価的にシヨツトキ型ダイオートを
形成せしめたものである。もちろん、このＣ図の
回路は実用性を考慮し、入力端子５、インジエク
タ入力端子４，４′および出力端子６，６′の数お
よびその回路構成は設計の必要に応じて変形すれ
ばよい。このように、本発明は、NPN型トラン
ジスタのエミツタ、ベースおよびコレクタが
N⁺PNN⁺構造のみならず、N⁺PNMの構造を有せ
しめることにあり、加えて、PNP型トランジスタ
のエミツタ、ベース、コレクタがP⁺NP構造のみ
ならずMNP構造をも有せしめたことにある。も
ちろんＭとはシヨツトキ型電極を意味し、実質的
にここではP⁺の半導体層に対応した接合を形成
する状態を意味する。

以上の第１図の回路構成において、１つの特徴
は少なくとも１つのPNPトランジスタ２のコレク
タは他の少なくとも１つのNPNトランジスタ３
のベースに連結されている。さらにこの相補構成
のトランジスタ例えばIIL構造においては、この
トランジスタ３のベース上にはコレクタ領域また
はエミツタが必ずITRまたはNTRとして設けら
れていることである。本発明の構造はかかる回路
構成において、これまで知られているIIL構造を
より製造しやすく、かつその周波数の応答速度を
はやめることを成就したもので、以下図面に従つ
て、本発明の実施例の製造方法および構造を説明
する。

第２図は、本発明の一実施例を示すもので第１
図に示された回路構成のうち特に第１図Ａにおい
て端子７，８を共通接続し、かつＢに示す如く接
地せしめたいわゆるIIL構造を作製する一例であ
る。しかし、もちろん本発明構造は第１図に示さ
れた他の回路またはその応用回路にもそのまま適
用してもよい。

第２図Ａにおいて、一導電型の半導体基板１０
例えばＰまたはP^-型に対し、半導体の高不純物
濃度のN⁺型のうめこみ層１１を選択的に設計上
必要な大きさに熱拡散法で形成する。さらに、隣
接する領域またはTTL（Tranststor Transistor
Logic）に必要な同一半導体基板の領域との間の
フイールド絶縁物１３の下側となる領域にイオン
注入法または熱拡散法によりP⁺型の不純物を注
入してチアネルカツト３２を形成した。この後こ
れら基板上にＰ型の導電型を有し、その不純物濃
度が10¹⁴〜10¹⁸cm^-3の単結晶の第１の半導体領域
１２を0.2〜３μの厚さにエピタキシアル成長さ
せると共に、この第１の半導体領域１２上にＮ型
の導電型を有しその不純物濃度が10¹³〜10¹⁷cm^-3
の単結晶の第２の半導体領域２６を0.2〜３μの
厚さに形成させる。このＮまたはN^-型の第２の
半導体領域は、第１の半導体領域１２の上部に対
しイオン注入その他の方法により不純物を注入ま
たは拡散して形成してもよい。しかし、本発明の
主なる目的をより効果的に成就するにはその不純
物濃度は第１の半導体領域１２が10¹⁶〜10¹⁸cm^-3
であり、第２の半導体領域２６は10¹⁴〜10¹⁶cm^-3
であつた。この後この第２の半導体領域２６の上
部に酸化膜または窒化膜の複合膜からなる酸化性
気体または酸化物に対し、マスク作用を有する被
膜を選択的に形成し、選択酸化（局部酸化）を行
う。この結果、半導体領域１２、２６の一部が絶
縁物に変換し、一部を埋置させたフイールド絶縁
物１３が形成される。このフイールド絶縁物を形
成する工程は例えば本発明者の出願である、特願
昭45−88430号（特公昭55−20381号公報）また
は、特願昭45−113252号（特公昭51−36989号公
報）に詳記されている。

さらに、うめこみ層１１に接触した引き出し層
１４を選択拡散により形成した。もちろん、この
引き出し層１４とこの埋置した絶縁物１３によつ
てかこまれた半導体領域１２，２６との境界に対
しても選択的に埋置した絶縁物を設けてもよい。
フイールド絶縁物１３の上層と第２の半導体領域
２６の上層とが概略同一平面となる処理は必要に
応じてほどこせばよい。以上の工程によつて第１
図Ａの構造を得た。

さらに、第４のフオトリングラフイーにより第
２の半導体領域２６の一部にP⁺の半導体領域２
４，２４′を設け、この半導体領域２４，２４′の
底面は半導体領域１２に密接させている。かくし
て、第２の半導体領域２６は、少くともふたつ
（この場合は３つ）の半導体領域１７，２６，２
６′に電気的に分離して形成される構造となつ
た。図面Ｂにおいて、第２の半導体領域２６，２
６′はITRとして動作するトランジスタのコレク
タとして働く領域を構成している。もちろん、こ
のトランジスタのエミツタ領域（以下エミツタと
いう）はうめこみ層１１が作用する。加えて、こ
の第２の半導体領域２６のその他のひとつの領
域、すなわち実質的に同一不純物濃度を有し、か
つ同一導電型の領域１７がNTRのベースとして
動作させうる。もちろん、このNTRのコレクタ
は、第１の半導体領域１２が作用する。

さらに、第１図Ｃにおいて、半導体領域１７の
上内部に逆の導電型であるP⁺型を有する、第３
の半導体領域を10¹⁷〜10²⁰cm^-3の不純物濃度で形
成してエミツタ１９とした。加えて第２の半導体
領域２６，２６′の上内部に同一導電型であるN⁺
型の第４の領域を設け、これをITRのコレクタ１
６，１６′とした。最後にこれらの領域１９，２
４，１６，２４′，１６′および引き出し層１４に
対し、アルミニユーム等のオーム接触をする電
極・リード２０，２０′，２２，２１を形成して
第２図Ｃを得た。

以上の製造工程より明らかな如く、本発明は
NPN型のITRを、エミツタ１１、ベース１２、コ
レクタ２６，２６′，１６，１６′で設け、さら
に、PNP型のNTRをエミツタ１９、ベース１７
およびコレクタ１２で設けたことにより、第１図
に示された回路をきわめて小さな面積に種々の半
導体領域を互いに併用させて成就したものであ
る。特にこれまで不可能とされていたPNP型トラ
ンジスタをラテラル型ではなく、NTRの構造と
し加えて、このベースを低不純物濃度で形成する
ことにより、このトランジスタの周波数応答速度
をきわめて高くした容量に余裕のある、かつ製造
が容易な構造としたことはきわめて大きな特徴で
ある。さらに本発明はNPN型トランジスタのベ
ース１２上には低不純物濃度の第２の半導体領域
２６，２６′を設けることにより、寄生容量の軽
減、ひいては高周波動作を可能としたものであ
る。なお、第２図Ｃにおいて明らかな如く、入力
端子２３，２３′は高不純物濃度の半導体領域２
４，２４′に密接しており、接触抵抗の軽減を求
めている。同時に半導体領域１７と引き出し層１
４との境界面３０を互いに密接せしめることによ
り、第１図Ａにおける端子７，８を互いに接続さ
せたが、この構造はこの境界にフイールド絶縁物
を埋置させて分離してもよく、それは設計上好ま
しい方式にすればよい。この点が、従来知られた
るIIL構造例えば特公昭49−35030において、ラテ
ラル型トランジスタ方式はかかる自由度は全くな
いことを考慮すると、きわめて大きな特長の１つ
である。

かくの如き本発明の構造とすることにより、
PNP型トランジスタのベースは、ラテラル型PNP
トランジスタに比較してベース１７の厚さを1/10
０〜1/3の0.01〜１μの厚さにうすくすることが可
能となつた。加えて、ベース１７およびエミツタ
１９の面積はこれまでに比較してフオトリングラ
フイーにより一義的に決定できるという設計上の
自由度を有している。そのため、定電流域として
使用するNTRの電流容量、周波数応答速度を向
上せしめることが可能となり、ベース接地の増巾
率α（アルフア）は、これまでの0.4に比較して
0.9〜0.99にまで高めることが可能となつた。

さらに図面より明らかな如く、このPNP型の
NTRのコレクタ１２はその底面がうめこみ層１
１に大面積で接しているため、入力端子２４，２
４′よりの入力信号により接地に容易に電流を流
し去ることが可能となつた。さらに加えて、この
実施例においては、半導体領域２６，２６′，１
７を同一半導体層を互いに２４，２４′により分
離して作成するためこの構造を形成するのに必要
なフオトリングラフイーのパターンの種類は６〜
７枚でよく、従来８〜９枚必要であつたことを考
慮するときわめて簡単な構造を有していることが
わかる。

第２図Ｃにおいて、NPN型のITRのベース１２
上のコレクタ２６，１６または２６′，１６′は低
不純物濃度の半導体領域２６，２６′を有してお
り、特にITRとして使用するときコレクタとベー
スとの間の寄生容量の除去に役立つており、ひい
ては高周波の応答が可能となつた。

この第２図Ｃの構造を用いてリングオシレータ
を作り、ゲートあたりの伝般遅延時間を調べたと
ころ、0.3〜3nSを得た。また、電力遅延時間程は
0.1〜0.01PJを得ることができ、いずれにおいて
もこれまでのIILに比較して10〜1000倍の性能
を、その構造が簡単になつたにもかかわらず得る
ことができるようになつた。この構造の集積度
は、試作では500インバータ／mm²であつたが、周
辺技術の進歩により1000〜3000インバータ／mmが
可能となるであろう。

第３図は、第２図Ｃの構造を変型したものであ
る。すなわち、第３図Ａに示された構造はNPN
型のトランジスタのベース１２上のコレクタ２６
には、複数ここでは２個のシヨツトキダイオード
３３，３３′を設けており、これはいわゆるコレ
クタ２６の電極に、シヨツトキ型電極を設けたも
のである。この等価回路は、第１図Ｂの１０，１
０′が対応する。同時にこのシヨツトキ型電極３
３はフイールド絶縁物１３の上面にもわたつて設
けられており、電極穴の形成に際する製造歩留り
の向上に努めている。この第３図Ａにおいて、半
導体領域１２の上部の異種導電型の半導体領域１
７，２６は１２に比べて比較的高不純物濃度とな
つており、１７，２６は選択的にイオン注入法に
より形成したもので、その製造工程を簡易化して
いる。

第３図Ｂは、NPN型トランジスタに対しては
シヨツトキ型コレクタ３３，３３′が設けられて
いるが、同時にPNP型のNTRに対しエミツタは
第２図Ｃ示された如き半導体領域１７の上部に
P⁺層を拡散または注入して作製するのではな
く、気相法によりP⁺型の不純物の混入した多結
晶シリコン１９を設けたもので、この構造によ
り、さらに微細加工が可能となつた。第１図Ｃの
PNP型トランジスタのエミツタにかかる構造がそ
の一つとして対応している。

第３図Ｃは、第１図Ｃに対応した構造を成就し
たものである。すなわち、NPN型トランジスタ
の11つのコレクタ２６はシヨツトキ型電極３３が
設けられており等価的には、第１図Ｃのトランジ
スタ３およびシヨツトキ型ダイオート１０が対応
する。しかし、第３図Ｃでのコレクタ２６′はシ
ヨツトキ型電極３３′が設けられているが、この
電極３３′は隣接するP⁺型の半導体層２４′の上
面にわたつて設けられており、この２４′がベー
スの一部を構成していることにより、いわゆるシ
ヨツトキ型コレクタを有するシヨツトキトランジ
スタを構成している。もちろん、このシヨツトキ
型トランジスタ構造は第３図Ｂ、Ａにおいて作製
してもよい。同時にＣにおいて、PNP型トランジ
スタのベース１７，１７′上にはP⁺に対応する金
属エミツタ１９，１９′が設けられており、定電
流源としての作用を助長させている。いずれとし
てもエミツタ・ベース・コレクタがMNP構造を
有している。

なお、本発明の実施例において、ITRとして動
作するトランジスタをNPN型トランジスタと
し、またNTRとして動作するトランジスタを
PNP型トランジスタとした。しかし、もちろんこ
の逆に前者をPNP型とし、後者をNPN型として
もよい。それらは本発明の相補構造を有する限り
同一技術思想である。

以上のことからより明らかな如く、本発明は従
来より知られたIILの特性を単に改良してより実
用化構造としたのみならず、より上位概念である
PNP型トランジスタおよびNPN型トランジスタ
を相補に組合せるための実用的な構造を示したも
ので、それらは単にそれぞれのトランジスタを１
つづつ１対１に組合せるもののみではなく、実用
上の回路構成に従つて互いに複数のトランジスタ
を同一基板に同一領域または異つた領域にモノリ
シツクを集積化して設けたものでよく、本発明は
マイクロエレクトロニクスの発展にきわめて重要
なものであると判断される。

【図面の簡単な説明】

第１図は本発明構造を示すための基本的な回路
構成の一例である。第２図は本発明構造を実施す
るための製造工程を示したもので、第３図は他の
本発明の実施例である。

Claims (1)

1. 【特許請求の範囲】 １ 半導体基板に一導電型の高不純物濃度のうめ
   こみ層を形成し、該うめこみ層上に該うめこみ層
   と逆導電型の第一の半導体領域を設けるとともに
   該第１の半導体領域上に前記うめこみ層と同一導
   電型を有する低不純物濃度の第２の半導体領域を
   少くともふたつ形成することにより、前記うめこ
   み層をエミツタ、前記第１の半導体領域をベー
   ス、前記第２の半導体領域のひとつをコレクタと
   して作用する逆方向トランジスタを構成するとと
   もに、前記第２の半導体領域のその他のひとつに
   この第２の半導体領域と逆導電型の第３の半導体
   領域または金属層を設けて、前記第２の半導体領
   域のその他のひとつをベース、前記第３の半導体
   領域または金属層をエミツタとする正方向トラン
   ジスタを構成したことを特徴とする半導体装置。 ２ コレクタとして作用する前記第２の半導体領
   域には、シヨツトキ型電極が設けられたことを特
   徴とする特許請求の範囲第１項記載の半導体装
   置。