JPS5914670A - トランジスタ - Google Patents
トランジスタInfo
- Publication number
- JPS5914670A JPS5914670A JP57123896A JP12389682A JPS5914670A JP S5914670 A JPS5914670 A JP S5914670A JP 57123896 A JP57123896 A JP 57123896A JP 12389682 A JP12389682 A JP 12389682A JP S5914670 A JPS5914670 A JP S5914670A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- layers
- type
- transistor
- conductivity type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000012535 impurity Substances 0.000 claims abstract description 10
- 239000000758 substrate Substances 0.000 claims abstract description 7
- 239000004065 semiconductor Substances 0.000 claims abstract description 4
- 230000001788 irregular Effects 0.000 abstract 1
- 238000009792 diffusion process Methods 0.000 description 5
- 230000015556 catabolic process Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 229930091051 Arenine Natural products 0.000 description 1
- 241000238557 Decapoda Species 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 238000010521 absorption reaction Methods 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 238000004381 surface treatment Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D48/00—Individual devices not covered by groups H10D1/00 - H10D44/00
- H10D48/30—Devices controlled by electric currents or voltages
- H10D48/32—Devices controlled by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H10D48/34—Bipolar devices
- H10D48/345—Bipolar transistors having ohmic electrodes on emitter-like, base-like, and collector-like regions
Landscapes
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はコレクタとペース間にツェナーダイオードを有
するトランジスタに関するものである。
するトランジスタに関するものである。
トランジスタを誘動性負荷で使用する場合、非常に大き
いサージ電圧が発生するため、トランジスタが破壊する
ことがある。この破壊を防止するためコレクタとペース
間にツェナーダイオードをサージ吸収用として内蔵した
トランジスタが知られている。
いサージ電圧が発生するため、トランジスタが破壊する
ことがある。この破壊を防止するためコレクタとペース
間にツェナーダイオードをサージ吸収用として内蔵した
トランジスタが知られている。
この構造としてＮＰＮ型トランジスタを例にとるとＰ型
ベース領域直下の一部に高濃度Ｎ型層を拡散により形成
し、それらの接合をもってツェナーダイオードとして用
いる方法が知られているが、高濃度Ｎ型層を拡散により
形成する為、その濃度コントロールが難かしくツェナー
副圧のバラツキが大きくなってしまうという欠点があっ
た。
ベース領域直下の一部に高濃度Ｎ型層を拡散により形成
し、それらの接合をもってツェナーダイオードとして用
いる方法が知られているが、高濃度Ｎ型層を拡散により
形成する為、その濃度コントロールが難かしくツェナー
副圧のバラツキが大きくなってしまうという欠点があっ
た。
本発明はこれらの欠点をなくシ、ツェナー耐圧のバラツ
キが少なくかつ従来のトランジスタの製法と全く同一に
製造することが出来るツェナーダイオードを内蔵するト
ランジスタを提供するものである。
キが少なくかつ従来のトランジスタの製法と全く同一に
製造することが出来るツェナーダイオードを内蔵するト
ランジスタを提供するものである。
本発明の特徴は、第１の導電型を有する高濃度不純物基
板上に同一導電型の低濃度不純物層を工ピタキシャル成
長し、さらにその上に同一導電型の高濃度層をエピタキ
シャル成長したものにベース層を第２の導電型不純物で
その一部を除き形成し、ベース層主面内に高濃度の第２
の導電型不純物を浅く形成した徒弟１の導電型不純物で
エミツタ層を形成したものにおいて前記第１の高濃度導
電型不純物エピタキシャル層と第２の高濃度導電型不純
物層とがツェナー接合を形成しているトランジスタにあ
る。
板上に同一導電型の低濃度不純物層を工ピタキシャル成
長し、さらにその上に同一導電型の高濃度層をエピタキ
シャル成長したものにベース層を第２の導電型不純物で
その一部を除き形成し、ベース層主面内に高濃度の第２
の導電型不純物を浅く形成した徒弟１の導電型不純物で
エミツタ層を形成したものにおいて前記第１の高濃度導
電型不純物エピタキシャル層と第２の高濃度導電型不純
物層とがツェナー接合を形成しているトランジスタにあ
る。
以下、本発明実施例を図を用いて説明する。
第１図にコレクタとペース間にツェナーダイオードを有
するトランジスタの回路図を示す。
するトランジスタの回路図を示す。
第２図（ａ）に本発明のパターン平面図、第２図（ｂ）
にその断面図を示す。第２図において１は高濃度Ｎ”Ｗ
基板、２はその上に成長されたＮ型エピタキシャルＩ＠
、３はさらにその上に成長され九Ｎ１型エピタキクヤル
層である。又４はＰ型ペース層、５はベースコンタクト
の為の高濃度Ｐ＋層、６はＮ型エミツタ層である。本構
造ではＮ ＋ｍエピタキシャル層とベースコンタクト用
の高濃度Ｐ”７１とでツェナーダイオードを形成してお
り、Ｎ型エピタキシャル層はあらかじめコントロール良
く所望の濃度で成長しておくことによりツェナー耐圧の
バラツキの少ないツェナーダイオードを形成出来る。
にその断面図を示す。第２図において１は高濃度Ｎ”Ｗ
基板、２はその上に成長されたＮ型エピタキシャルＩ＠
、３はさらにその上に成長され九Ｎ１型エピタキクヤル
層である。又４はＰ型ペース層、５はベースコンタクト
の為の高濃度Ｐ＋層、６はＮ型エミツタ層である。本構
造ではＮ ＋ｍエピタキシャル層とベースコンタクト用
の高濃度Ｐ”７１とでツェナーダイオードを形成してお
り、Ｎ型エピタキシャル層はあらかじめコントロール良
く所望の濃度で成長しておくことによりツェナー耐圧の
バラツキの少ないツェナーダイオードを形成出来る。
本発明のトランジスタは次のようにして製造出来る。例
えば第２図に示したＮＰＮプレーナ型トランジスタで説
明する。まず高濃度Ｎ＋型基板に通常のＮ型エピタキシ
ャル層（本例では約７Ω−ｃｍで約３５μ）を成長し、
さらにＮ＋型エピタキシャル層（本例では約０．２０−
偲で約５μ）を薄く成長したエビウェハーを用意する。
えば第２図に示したＮＰＮプレーナ型トランジスタで説
明する。まず高濃度Ｎ＋型基板に通常のＮ型エピタキシ
ャル層（本例では約７Ω−ｃｍで約３５μ）を成長し、
さらにＮ＋型エピタキシャル層（本例では約０．２０−
偲で約５μ）を薄く成長したエビウェハーを用意する。
その後通常の拡散を行なう。まずＮ＋型エピタキシャル
層表面にツェナーダイオードとして働らく７の部分を除
いてＰ型ベース層４（本例では抵抗約７０００／口深さ
約１５μ）を形成し、Ｐ型ペース層の内側にベースコン
タクト用のＰ＋層（本例では抵抗約３５００／口深さ約
２．５μ）を形成し、さらにＮ型エミツタ層を入れ所望
のｈＦＥが出るようＫする。その後通常のリンガラス層
等による表面処理を＃１どこし、アルミ電極を形成して
完成する。以上のように拡散は通常のトランジスタの拡
散と何ら変わることがなく全く同一の方法で製造するこ
とが出来、本例では約７０”Ｖのバラツキの非常に少な
いツェナーダイオード入りトランジスタを得ることが出
来る。
層表面にツェナーダイオードとして働らく７の部分を除
いてＰ型ベース層４（本例では抵抗約７０００／口深さ
約１５μ）を形成し、Ｐ型ペース層の内側にベースコン
タクト用のＰ＋層（本例では抵抗約３５００／口深さ約
２．５μ）を形成し、さらにＮ型エミツタ層を入れ所望
のｈＦＥが出るようＫする。その後通常のリンガラス層
等による表面処理を＃１どこし、アルミ電極を形成して
完成する。以上のように拡散は通常のトランジスタの拡
散と何ら変わることがなく全く同一の方法で製造するこ
とが出来、本例では約７０”Ｖのバラツキの非常に少な
いツェナーダイオード入りトランジスタを得ることが出
来る。
本例ではＮＰＮ）ランジスタを例にとって述べたがＰＮ
Ｐ ）ランジスタについてもその導電型を逆にするだけ
で容易に得られる事は明白で、あるし、さらにツェナー
ダイオード入りダーリントントラ６ンジスタも同様であ
る。
Ｐ ）ランジスタについてもその導電型を逆にするだけ
で容易に得られる事は明白で、あるし、さらにツェナー
ダイオード入りダーリントントラ６ンジスタも同様であ
る。
第１図はコレクターペース間にツェナーダイオードを有
するトランジスタの回路図、第２図（ａ）は本発明の一
実施例の平面図、第２図（ｂ）はその人−Ａ′断面図で
ある。 なお図において、１・・・・・・Ｎ＋型半導体基板、２
・・・・・・Ｎ型エピタキシャル層、３・・・・・・Ｎ
＋型エピタキンヤル層、４・・・・・・Ｐ型ペース層、
５・・・・・・Ｐ型層、６・・・・・・Ｎ型エミツタ層
、７・・・・・・ツェナーダイオード部、である。
するトランジスタの回路図、第２図（ａ）は本発明の一
実施例の平面図、第２図（ｂ）はその人−Ａ′断面図で
ある。 なお図において、１・・・・・・Ｎ＋型半導体基板、２
・・・・・・Ｎ型エピタキシャル層、３・・・・・・Ｎ
＋型エピタキンヤル層、４・・・・・・Ｐ型ペース層、
５・・・・・・Ｐ型層、６・・・・・・Ｎ型エミツタ層
、７・・・・・・ツェナーダイオード部、である。
Claims (1)
- 一導電型の高濃度半導体基板上に一導電型の低濃度エピ
タキシャル屑が設けられ、該低濃度エピタキシャル層上
に一導電型の高濃度エピタキシャル層が設けられ、該高
濃度エピタキシャル層内に逆導電型ベース領域が設けら
れ、該ペース領域主面内に高濃度の逆導電型不純物領域
が浅く形成され、該ペース領域内に一導電型のエミッタ
領域が形成され、前記高濃度エピタキシャル層と前記高
濃度の逆導電型不純物領域とがツェナーダイオードを形
成していることを特徴とするトランジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57123896A JPS5914670A (ja) | 1982-07-16 | 1982-07-16 | トランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57123896A JPS5914670A (ja) | 1982-07-16 | 1982-07-16 | トランジスタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5914670A true JPS5914670A (ja) | 1984-01-25 |
Family
ID=14872016
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57123896A Pending JPS5914670A (ja) | 1982-07-16 | 1982-07-16 | トランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5914670A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6060763A (en) * | 1997-11-14 | 2000-05-09 | Nec Corporation | Semiconductor device and method for producing same |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5559767A (en) * | 1978-10-30 | 1980-05-06 | Hitachi Ltd | Semiconductor device, method of fabricating the same and application thereof |
| JPS5734361A (en) * | 1980-08-11 | 1982-02-24 | Toshiba Corp | Semiconductor device |
| JPS5788767A (en) * | 1980-11-25 | 1982-06-02 | Hitachi Ltd | Semiconductor device and manufacture thereof |
-
1982
- 1982-07-16 JP JP57123896A patent/JPS5914670A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5559767A (en) * | 1978-10-30 | 1980-05-06 | Hitachi Ltd | Semiconductor device, method of fabricating the same and application thereof |
| JPS5734361A (en) * | 1980-08-11 | 1982-02-24 | Toshiba Corp | Semiconductor device |
| JPS5788767A (en) * | 1980-11-25 | 1982-06-02 | Hitachi Ltd | Semiconductor device and manufacture thereof |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6060763A (en) * | 1997-11-14 | 2000-05-09 | Nec Corporation | Semiconductor device and method for producing same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5939769A (en) | Bipolar power transistor with high collector breakdown voltage and related manufacturing process | |
| GB1169188A (en) | Method of Manufacturing Semiconductor Devices | |
| US3253197A (en) | Transistor having a relatively high inverse alpha | |
| US3631307A (en) | Semiconductor structures having improved high-frequency response and power dissipation capabilities | |
| US4144106A (en) | Manufacture of an I2 device utilizing staged selective diffusion thru a polycrystalline mask | |
| JPS6133261B2 (ja) | ||
| US3443174A (en) | L-h junction lateral transistor | |
| JPS5596675A (en) | Semiconductor device | |
| JPH0582534A (ja) | 半導体装置 | |
| JPS6258678A (ja) | トランジスタ | |
| JPS62122175A (ja) | 半導体装置 | |
| JPS61150383A (ja) | 半導体装置 | |
| JP3041908B2 (ja) | 半導体装置 | |
| JPS6132823B2 (ja) | ||
| KR870009476A (ko) | 프로그램 가능 트랜지스터 및 그의 제조방법 | |
| JPS5916414B2 (ja) | 半導体装置 | |
| JPS634715B2 (ja) | ||
| JPH0277173A (ja) | トランジスタ | |
| JPH02312243A (ja) | 半導体装置 | |
| JPH0474478A (ja) | ダイオード | |
| JPS6156624B2 (ja) | ||
| JPS6214949B2 (ja) | ||
| JPS62115784A (ja) | モノリシツク集積回路に組込まれるダイオ−ド | |
| JPS60187051A (ja) | 半導体スイツチング素子 | |
| JPS633461A (ja) | 半導体装置 |