JPS5950546A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS5950546A JPS5950546A JP57160841A JP16084182A JPS5950546A JP S5950546 A JPS5950546 A JP S5950546A JP 57160841 A JP57160841 A JP 57160841A JP 16084182 A JP16084182 A JP 16084182A JP S5950546 A JPS5950546 A JP S5950546A
- Authority
- JP
- Japan
- Prior art keywords
- film
- forming
- metal layer
- layer
- melting point
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/01—Manufacture or treatment
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/01—Manufacture or treatment
- H10W72/019—Manufacture or treatment of bond pads
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/951—Materials of bond pads
- H10W72/952—Materials of bond pads comprising metals or metalloids, e.g. PbSn, Ag or Cu
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/981—Auxiliary members, e.g. spacers
- H10W72/983—Reinforcing structures, e.g. collars
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は、半導体基板上に形成される高融点金属層お
よびその上の主配線金属層からなる積層構造を有する半
導体装置の製造方法に関する。
よびその上の主配線金属層からなる積層構造を有する半
導体装置の製造方法に関する。
浅い接合を有する半導体装置、たとえば、高集積密度の
低電カシヨツトキーＴＴＬなどの半導体集積回路におい
ては、主配線金属であるＡｔとシリコンが熱処理によっ
て相互拡散するのを阻止するために、半導体基板と主配
線金属層との間にバリアメタルとして、高融点金属層、
たとえば、Ｗ。
低電カシヨツトキーＴＴＬなどの半導体集積回路におい
ては、主配線金属であるＡｔとシリコンが熱処理によっ
て相互拡散するのを阻止するために、半導体基板と主配
線金属層との間にバリアメタルとして、高融点金属層、
たとえば、Ｗ。
Ｔｉ ｒ Ｍｏなどを挿入することが一般的であり、熱
的に安定な信頼性の高い半導体装置を得ることができる
。
的に安定な信頼性の高い半導体装置を得ることができる
。
すなわち、従来の半導体装置は半導体基板上に拡散層を
形成し、半導体基板上の絶縁膜に電極引出し用の窓を形
成し、この拡散層と主配線金属層との間に高融点金属層
を挿入しており、この高融点金属層は主配線金属層と拡
散層中のＳｔとの相互拡散全阻止する役割を有すると同
時に、絶縁膜と拡散層とに主配線金属層を固着させてい
る。
形成し、半導体基板上の絶縁膜に電極引出し用の窓を形
成し、この拡散層と主配線金属層との間に高融点金属層
を挿入しており、この高融点金属層は主配線金属層と拡
散層中のＳｔとの相互拡散全阻止する役割を有すると同
時に、絶縁膜と拡散層とに主配線金属層を固着させてい
る。
また、この高融点金属層とその上の主配線金属層との積
層からなる金属配線は絶縁膜上を引き延ばされ、同時に
ポンディングパッドを形成している。このポンディング
パッドは絶Ｒ膜と高融点金属層とが接する構造であり、
高融点金属層とじて粘着性の高い材料を使用しているも
のの、一般的な半導体装置に使用している。Ｕ膜などに
比べて密着性が劣る。
層からなる金属配線は絶縁膜上を引き延ばされ、同時に
ポンディングパッドを形成している。このポンディング
パッドは絶Ｒ膜と高融点金属層とが接する構造であり、
高融点金属層とじて粘着性の高い材料を使用しているも
のの、一般的な半導体装置に使用している。Ｕ膜などに
比べて密着性が劣る。
このため、ポンディングパッドにワイヤデンディングし
ようとすると、がンディング時のエネルギによって、ノ
クツド部分の配線が剥離すると云う不良が発生し、半導
体装置の組立歩留やを低下させる欠点があった。
ようとすると、がンディング時のエネルギによって、ノ
クツド部分の配線が剥離すると云う不良が発生し、半導
体装置の組立歩留やを低下させる欠点があった。
また、この密着性を改善する手段として、高融点金属層
とその上の主配線金属層とで眉間絶縁膜全形成し、この
眉間絶縁膜上にスルーホール′ｔ−あけた後Ａｔ膜でポ
ンディングパッドを形成することも提案されている。
とその上の主配線金属層とで眉間絶縁膜全形成し、この
眉間絶縁膜上にスルーホール′ｔ−あけた後Ａｔ膜でポ
ンディングパッドを形成することも提案されている。
負かし、この場合のポンディングパッドは半導体基板上
の絶縁膜とｋＬ膜との間に層間絶縁膜を新たに形成する
必要があるなど、工程が複雑でちゃ、歩留りを低下させ
る原因となっていた。
の絶縁膜とｋＬ膜との間に層間絶縁膜を新たに形成する
必要があるなど、工程が複雑でちゃ、歩留りを低下させ
る原因となっていた。
この発明は、上記従来の欠点を除去するためになされた
もので、簡単な工程でがンディングパッドの密着性を向
上させ、信頼性および歩留りの向上を期することのでき
る半導体装置の製造方法を提供することを目的とする。
もので、簡単な工程でがンディングパッドの密着性を向
上させ、信頼性および歩留りの向上を期することのでき
る半導体装置の製造方法を提供することを目的とする。
以下、この発明の半導体装置の製造方法の実施例につい
て図面に基づき説明する。第１図（ａ）ないし第１図（
ｅ）はその一実施例の工程説明図である。
て図面に基づき説明する。第１図（ａ）ないし第１図（
ｅ）はその一実施例の工程説明図である。
まず、第１図（ａ）に示すように、公知の方法によシ、
半導体基板ｌ上に拡散層１１を形成した後、この半導体
基板１上の５ｉ０２Ｊｌｔ（２に電極引出し用のコンタ
クト窓１２を形成し、このコンタクト窓１２に白金シリ
サイド層１３を形成する。
半導体基板ｌ上に拡散層１１を形成した後、この半導体
基板１上の５ｉ０２Ｊｌｔ（２に電極引出し用のコンタ
クト窓１２を形成し、このコンタクト窓１２に白金シリ
サイド層１３を形成する。
この白金シリサイド層１３はたとえば、半導体基板１上
の全面に白金を蒸着またはスパッタ法で５０ＯＡの厚さ
に被着した後、約５００℃の不活性雰囲気中で熱゛処理
を行うことｒｊ：υ形成される。
の全面に白金を蒸着またはスパッタ法で５０ＯＡの厚さ
に被着した後、約５００℃の不活性雰囲気中で熱゛処理
を行うことｒｊ：υ形成される。
このとき、Ｓ １０２Ｊｌａ Ｚ上の未反応の白金は王
水で除去する。
水で除去する。
次に、第１図（ｂ）に示すように、全面に高融点金属層
３、たとえば、Ｔｉ 、Ｍｏ 、 Ｗあるいはこれらの
２層構造や合金層を蒸着またはスパッタ法で形成する。
３、たとえば、Ｔｉ 、Ｍｏ 、 Ｗあるいはこれらの
２層構造や合金層を蒸着またはスパッタ法で形成する。
この高融点金属層３はこの上に形成される主配線金属層
であるＡｔがその後の熱処理によりコンタクト窓１２を
介してシリコンと相互拡散して接合を破壊するのを防ぐ
ために形成するものであり、信頼性、再現性の面から１
０００〜２０００Ａの厚さが必要である。
であるＡｔがその後の熱処理によりコンタクト窓１２を
介してシリコンと相互拡散して接合を破壊するのを防ぐ
ために形成するものであり、信頼性、再現性の面から１
０００〜２０００Ａの厚さが必要である。
次いで、高融点金属）ｉ４３と同様の方法でこの高融点
金属層３上に約２００ ＯＡのＡｔ膜４を形成して積層
構造の金属層を形成する。このＡ２膜４は主として、活
性なＴｉなどの高融点金属層３の酸化防止あるいは高融
点金属層３をパターニングする際の保護膜として用いる
。
金属層３上に約２００ ＯＡのＡｔ膜４を形成して積層
構造の金属層を形成する。このＡ２膜４は主として、活
性なＴｉなどの高融点金属層３の酸化防止あるいは高融
点金属層３をパターニングする際の保護膜として用いる
。
次に、通常のホトリソ工程でレジストマスクとしてＡ／
４ｊ＠４をエツチングし、レジストを除去した後、）Ｌ
膜４をマスクとして高融点金属／１ｌｉ３を、Ａｔ膜４
をエツチングしない方法、たとえば、フレオン系のガス
プラズマエッチ法によりエツチングして、第１図（ｂ）
に示すように、コンタクト窓１２およびコンタクト窓１
２０周辺部を覆うようにパターニングする。
４ｊ＠４をエツチングし、レジストを除去した後、）Ｌ
膜４をマスクとして高融点金属／１ｌｉ３を、Ａｔ膜４
をエツチングしない方法、たとえば、フレオン系のガス
プラズマエッチ法によりエツチングして、第１図（ｂ）
に示すように、コンタクト窓１２およびコンタクト窓１
２０周辺部を覆うようにパターニングする。
これにより、コンタクト部以外はすべてエツチングで除
去される。このとき、レジス）を残したままＡｔ膜４と
高融点金属層３ｆ、続けてエツチングし、その後レジス
）を除去してもよい。また、Ａｔ膜４の代わシに、Ａｔ
−８ｔ膜を使用してもよい。
去される。このとき、レジス）を残したままＡｔ膜４と
高融点金属層３ｆ、続けてエツチングし、その後レジス
）を除去してもよい。また、Ａｔ膜４の代わシに、Ａｔ
−８ｔ膜を使用してもよい。
次に、第３図（ｃ）に示すように、全面に再度Ａｔ模膜
４ａｉ蒸 さに形成し、第３図（ｄ）に示すように、Ａｔ膜４と接
しかつ覆うように、Ｍ膜４ａをパターニングして電極配
線を形成し、ポンプイングツ９ツド２０を引き出してお
く。Ａｔ膜４ａは従来の電気良導体としての役割を果す
。
４ａｉ蒸 さに形成し、第３図（ｄ）に示すように、Ａｔ膜４と接
しかつ覆うように、Ｍ膜４ａをパターニングして電極配
線を形成し、ポンプイングツ９ツド２０を引き出してお
く。Ａｔ膜４ａは従来の電気良導体としての役割を果す
。
最後に、第１図（ｅ）に示すように、パッシベーション
膜５’（（ＣＶＤ法で形成し、ホトエツチングにより、
パターニングし、半導体装置を完成する。
膜５’（（ＣＶＤ法で形成し、ホトエツチングにより、
パターニングし、半導体装置を完成する。
以上説明したように、第１の実施例の電極配線構造にお
いては、コンタクト窓１２の部分以外の大部分の配線が
密着性のよい５ｉＯｚ膜２とＡｔ膜４ａとの接合で構成
されているため、ボンディング・ぞラド２０の密着性は
著しく改善でき、ワイヤボンディング時の衝撃および応
力に対して剥離するととなく、半導体装置の組立て歩留
シおよび信頼性の向上を図ることができる。
いては、コンタクト窓１２の部分以外の大部分の配線が
密着性のよい５ｉＯｚ膜２とＡｔ膜４ａとの接合で構成
されているため、ボンディング・ぞラド２０の密着性は
著しく改善でき、ワイヤボンディング時の衝撃および応
力に対して剥離するととなく、半導体装置の組立て歩留
シおよび信頼性の向上を図ることができる。
また、電極配線形成工程における熱応力などによる高融
点金属層の浮き上がりゃ、剥離などは減少し、半導体装
置の製造歩留ｐｔ内向上る。
点金属層の浮き上がりゃ、剥離などは減少し、半導体装
置の製造歩留ｐｔ内向上る。
さらに、従来の半導体装置における中間絶縁膜を形成す
る工程が省略できることになり、工程の短縮ならびに製
造歩留υが向上すると云う、効果を生じる。
る工程が省略できることになり、工程の短縮ならびに製
造歩留υが向上すると云う、効果を生じる。
次に、この発明の第２の実施例について説明する。上記
第１の実施例では、コンタクト窓１２およびコンタクト
窓１２の周辺部を覆うように高融点金属層およびＡｔ膜
４をエツチングしてパターン形成すると説明したが、第
２図（ａ）に示すように、この工程では、配線ノ＋ター
ンの形成を行わず、ポンディングパッド部のみ高融点金
属層３およびＡｔ膜４′ｆｃエツチングして除去した後
、第１の実施例と同様の方法で、全面にＡｔ膜４ａを被
着させ、レジストをマスクとしてＡｔ膜４ａおよびＡｔ
膜４、次いでＡ７１．膜４ａｉマスクとして、高融点金
属層３のエツチングを行ない、電極配線を形成すると、
デンディングパッド部のみが絶縁膜、すなわち、ＳｊＯ
。
第１の実施例では、コンタクト窓１２およびコンタクト
窓１２の周辺部を覆うように高融点金属層およびＡｔ膜
４をエツチングしてパターン形成すると説明したが、第
２図（ａ）に示すように、この工程では、配線ノ＋ター
ンの形成を行わず、ポンディングパッド部のみ高融点金
属層３およびＡｔ膜４′ｆｃエツチングして除去した後
、第１の実施例と同様の方法で、全面にＡｔ膜４ａを被
着させ、レジストをマスクとしてＡｔ膜４ａおよびＡｔ
膜４、次いでＡ７１．膜４ａｉマスクとして、高融点金
属層３のエツチングを行ない、電極配線を形成すると、
デンディングパッド部のみが絶縁膜、すなわち、ＳｊＯ
。
膜２とＡＬＬ１２が接する構造となる。
したがって、この第２の実施例においては、ポンディン
グパッドは密着力のよいＡｔ膜４ａと５ｉｎｔ膜２とが
接触する構造であるので、組立て歩留りおよび信頼性が
向上でき、また、ボンディング／９ツド部以外の素子領
域内の配線は１回のホトエツチング工程で形成される。
グパッドは密着力のよいＡｔ膜４ａと５ｉｎｔ膜２とが
接触する構造であるので、組立て歩留りおよび信頼性が
向上でき、また、ボンディング／９ツド部以外の素子領
域内の配線は１回のホトエツチング工程で形成される。
これにより、配＃ｊ！パターンが２重形成とならず、コ
ンタクト窓１２に対する配線の合わせ余裕が減少できる
ため、パターンの縮小化が図れる。
ンタクト窓１２に対する配線の合わせ余裕が減少できる
ため、パターンの縮小化が図れる。
なお、この発明は１層配線構造に限定されるものではな
く、°多層配線構造にも適用できる。
く、°多層配線構造にも適用できる。
以上のように、この発明の半導体装置の製造方法によれ
ば、拡散層を有する半導体基板上の絶縁膜にコンタクト
窓を形成した後、半導体基板上に高融点金属層と電極配
線層との積層構造の金属層を形成した後、再度電極配線
を半導体基板上に絶縁膜？介することなく形成し、この
電極配線を・やターン形成してボンデイングパッド部分
および積層構造の金属層間の相互配線を形成するように
したので、層間絶縁膜の形成やスルーホールの形成など
、複雑な工程を必要とせず、簡単な工程にできるととも
に、ポンプイングツぐラドの密着性全向上させることが
できるばかりか、信頼性および歩留ジの向上が可能とな
る利点を有する。
ば、拡散層を有する半導体基板上の絶縁膜にコンタクト
窓を形成した後、半導体基板上に高融点金属層と電極配
線層との積層構造の金属層を形成した後、再度電極配線
を半導体基板上に絶縁膜？介することなく形成し、この
電極配線を・やターン形成してボンデイングパッド部分
および積層構造の金属層間の相互配線を形成するように
したので、層間絶縁膜の形成やスルーホールの形成など
、複雑な工程を必要とせず、簡単な工程にできるととも
に、ポンプイングツぐラドの密着性全向上させることが
できるばかりか、信頼性および歩留ジの向上が可能とな
る利点を有する。
第１図（ａ）ないし第１図（ｅ）はそれぞれこの発明の
半導体装置の一実施例を説明するための工程説明図、第
２図（ａ）および第２図（ｂ）はそれぞれこの発明の半
導体装置の製造方法の他の実施例を説明するための工程
説明図である。 １・・・半導体基板、２・・・５ｉ０２膜、３・・・高
融点金属層、４，４ａ・・・ＡｔＭ、５ ・・パッシベ
ーション膜、１１・・・拡散層、１２・・・コンタクト
窓、１３・・・白金シリサイド層、２０・・・ポンディ
ングパッド。 −２２′ 手続補正書 昭和５８年５月１８日 特許庁長官若 杉 和 夫殿 １、事件の表示 昭和５７年 ％ 許 願第 １６０８４１ 号２、
発明の名称 半導体装置の製造方法 ３、補正をする者 事件との関係 特 許 出願人（０２９）沖電
気工業株式会社 ４、代理人 ５、補正命令の日付 昭和 年 月 日 （自
発）６、補正の対象 明細省の発明の詳細な説明の欄 ２２９−
半導体装置の一実施例を説明するための工程説明図、第
２図（ａ）および第２図（ｂ）はそれぞれこの発明の半
導体装置の製造方法の他の実施例を説明するための工程
説明図である。 １・・・半導体基板、２・・・５ｉ０２膜、３・・・高
融点金属層、４，４ａ・・・ＡｔＭ、５ ・・パッシベ
ーション膜、１１・・・拡散層、１２・・・コンタクト
窓、１３・・・白金シリサイド層、２０・・・ポンディ
ングパッド。 −２２′ 手続補正書 昭和５８年５月１８日 特許庁長官若 杉 和 夫殿 １、事件の表示 昭和５７年 ％ 許 願第 １６０８４１ 号２、
発明の名称 半導体装置の製造方法 ３、補正をする者 事件との関係 特 許 出願人（０２９）沖電
気工業株式会社 ４、代理人 ５、補正命令の日付 昭和 年 月 日 （自
発）６、補正の対象 明細省の発明の詳細な説明の欄 ２２９−
Claims (1)
- 半導体基板上に拡散層を形成した後絶縁膜を形成すると
ともにこの拡散層上に電極引出し用のために上記絶縁膜
にコンタクト窓を形成する工程と、高融点金属層と電極
配線とからなる積層構造の金属層を上記半導体基板上に
形成する工程と、絶縁膜を介することなく上記積層構造
の金属を有する上記半導体基板上に再度電極配線全形成
する工程と、この再度形成された電極配線全パターン形
成してポンディングパッド部分および上記積層構造の金
属層間の相互配線を形成する工程とからなる半導体装置
の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57160841A JPS5950546A (ja) | 1982-09-17 | 1982-09-17 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57160841A JPS5950546A (ja) | 1982-09-17 | 1982-09-17 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5950546A true JPS5950546A (ja) | 1984-03-23 |
Family
ID=15723559
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57160841A Pending JPS5950546A (ja) | 1982-09-17 | 1982-09-17 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5950546A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH022131A (ja) * | 1988-06-13 | 1990-01-08 | Hitachi Ltd | 半導体集積回路装置 |
| JPH02143531A (ja) * | 1988-11-25 | 1990-06-01 | Hitachi Ltd | 半導体装置 |
| US12700760B2 (en) | 2023-07-05 | 2026-08-04 | Honda Motor Co., Ltd. | Rotating electric machine |
-
1982
- 1982-09-17 JP JP57160841A patent/JPS5950546A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH022131A (ja) * | 1988-06-13 | 1990-01-08 | Hitachi Ltd | 半導体集積回路装置 |
| JPH02143531A (ja) * | 1988-11-25 | 1990-06-01 | Hitachi Ltd | 半導体装置 |
| US12700760B2 (en) | 2023-07-05 | 2026-08-04 | Honda Motor Co., Ltd. | Rotating electric machine |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH06232538A (ja) | 耐腐食性多層金属構造を形成する方法 | |
| US4870033A (en) | Method of manufacturing a multilayer electrode containing silicide for a semiconductor device | |
| JP2616227B2 (ja) | 半導体装置 | |
| JP2937688B2 (ja) | 半導体装置 | |
| JPH02125447A (ja) | 半導体装置およびその製造方法 | |
| US6548386B1 (en) | Method for forming and patterning film | |
| JP3259562B2 (ja) | バンプ付き半導体装置の製造方法 | |
| JP3194793B2 (ja) | 半導体装置の製造方法 | |
| JP2757796B2 (ja) | 半導体集積回路装置 | |
| JP3168400B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| JPH04127454A (ja) | 半導体装置 | |
| JPS60176231A (ja) | 化合物半導体素子の電極の形成方法 | |
| JPH02186634A (ja) | 集積回路装置の製造方法 | |
| JP2757780B2 (ja) | 半導体装置 | |
| JP4800529B2 (ja) | パターン形成方法 | |
| JPH03112135A (ja) | 半導体装置およびその製造方法 | |
| JPS63148649A (ja) | 半導体装置の電極構造 | |
| JPH09129648A (ja) | 半導体素子およびその実装方法 | |
| JPH03171758A (ja) | 半導体装置及びその製造方法 | |
| JPS639662B2 (ja) | ||
| JPS62190850A (ja) | 半導体装置 | |
| JPH01115144A (ja) | 半導体装置 | |
| JPH0294442A (ja) | 半導体装置の製造方法 | |
| JPH0637139A (ja) | 半導体装置の製造方法 | |
| JPH0715909B2 (ja) | 半導体装置の製造方法 |