JPS5951157B2 - 薄膜パタ−ンの製造方法 - Google Patents

薄膜パタ−ンの製造方法

Info

Publication number
JPS5951157B2
JPS5951157B2 JP51073992A JP7399276A JPS5951157B2 JP S5951157 B2 JPS5951157 B2 JP S5951157B2 JP 51073992 A JP51073992 A JP 51073992A JP 7399276 A JP7399276 A JP 7399276A JP S5951157 B2 JPS5951157 B2 JP S5951157B2
Authority
JP
Japan
Prior art keywords
pattern
thin film
etching
manufacturing
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP51073992A
Other languages
English (en)
Other versions
JPS52156376A (en
Inventor
正明 松浦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nikon Corp
Original Assignee
Nippon Kogaku KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Kogaku KK filed Critical Nippon Kogaku KK
Priority to JP51073992A priority Critical patent/JPS5951157B2/ja
Publication of JPS52156376A publication Critical patent/JPS52156376A/ja
Publication of JPS5951157B2 publication Critical patent/JPS5951157B2/ja
Expired legal-status Critical Current

Links

Landscapes

  • Manufacturing Of Printed Circuit Boards (AREA)
  • Apparatuses And Processes For Manufacturing Resistors (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

【発明の詳細な説明】 本発明は、薄膜抵抗体等の薄膜パターンをよリ能率的に
形成するための方法に関する。
一般的に、最終的に必要とするパターン部分が小面積で
、エッチングされる部分が大面積である薄膜パターンは
、まず基板上に最終的に必要とする物質を形成し、そし
てレジストを塗布した後に露光・現像し、エッチングを
行なうことによつて得ている。
しかしながら、この場合エッチングの際に最終的に必要
とする物質を形成し、そしてレジストを塗布した後に露
光・現像し、エッチングを行なうことによつて得ている
。しかしながら、この場合エッチングの際に最終的に必
要とするパターンの端部もエッチシダされ、いわゆるサ
イドエッチ幅が大きくなるという欠点がある。また、こ
のサイドエッチ幅は長さ方向によつて異なるために、得
られるパターンの寸法精度が悪くなる。これは、エッチ
ング時間が比較的長いことに起因するものである。この
ようなダイレクトエッチングの欠点を解決する薄膜パタ
ーンの製造方法としてリフトオフ (lift−off
)法が知られている。この方法は以下の工程に従つて行
なわれる。(1)基板上に薄膜(例えばアルミニウムま
たは銀)を形成する。
(2)該薄膜上に適宜な方法にてレジスト (感光性樹
脂)を塗布する。
(3)所定のパターンを形成した原板を介してレジスト
を露光し、そして現像する。
にの時のパ’ ターンは薄膜上にネガパターンとして
形成される)(4)前記薄膜のエッチングを行なう。
(5)ネガパターンが形成された基板上に、最終的に必
要とする物質の薄膜を蒸着等により形成する。
(6)上記(1)の工程で形成した薄膜の残部をエッチ
ング液(上記(1)の薄膜(ネガパターン)はエッチン
グ(腐食)するが、上記(5)の薄膜(最終的に必要と
する物質の薄膜)はエッチングしない液体)によりエッ
チングして除去する。
以上により、目的とするパターンが基板上に顕現する。
このようなリフトオフ法は、目的とするパターンの面積
が基板表面のパターン以外の面積に比べて小面積である
場合には、上記(4)の工程でのエッチング時間は短か
くなるが、逆に上記(6)の工程での不必要物質の除去
時間(上記(1)の工程で形成した薄膜のエッチングに
よる除去時間)が長くなるので、結局目的とするパター
ンの面積が基板表面のパターン以外の面積に比べて大き
くても小さくても所定のエツチング時間を必要とし、生
産効率が悪く、コストアツプにもなり、好ましくない。
本発明の目的は、リフトオフ法におけるエツチング時間
を短かくしうる薄膜パターンの製造方法を提供するもの
である。
さらに詳述すれば、最終的に必要とするパターンの残部
に細分化した捨てパターンを原板の一面に分布せしめて
形成するものである。
以下、本発明について詳細に説明する。
第1図は本発明による薄膜パターン製造方法の工程を示
す図である。
以下、同図1a−i沿つて説明する。(a)ガラス等の
基板1を用意する。
(b)基板1上にネガパターンを形成するための薄膜2
を形成する。
(c)該薄膜2上にレジスト3を適宜な方法にて塗布す
る。
(d)必要とするパターンと捨てパターンとを形成した
原板4を使用して露光を行なう。
にれはネガパターンとなる)(e)現像する。
(f)エツチングを行なう。
(ω レジスト除去。
(h)最終的に必要とする物質の薄膜を蒸着等により形
成する。
(i)薄膜2を除去する。
以下にその作用をのべると、(d)の露光によつて.光
が照射したレジスト部分は、(e)に示すように溶解す
る。
次にエツチング液に浸すと、前記レジストの溶解した部
分に対応して薄膜2が、(f)に示すように溶解する。
さらに、レジスト3を除去すると1g)に示すような薄
膜2のパターンが得られる。.゜(i)において2aは
最終的に必要とするパターンであり、他のパターン2b
は捨てパターンである。パターン2aのみの場合、(h
)から(i)においてパターン2bの部分を含めて他の
部分全部をエツチングしなければならないが、第1図の
方法では細分1した捨てパターン2bが一面に分布して
形成されるので、エツチング時間、エツチング液が少な
くてすむ。以上のような工程に従つて製作した一例とし
て、薄膜抵抗体を第2図に示す。同図において1’はガ
ラス等の基板で、2’は該基板1’上に形成されたサー
メツト等の抵抗体で、1”は該抵抗体に形成された端子
である。2 ”は、抵抗体2’と同一物質の同心円状に
形成された捨てパターンである。
この場合、捨てパターン2″は抵抗体2’と接していな
いため、抵抗体2’は何んらその機能を失なうことがな
い。尚、上記実施例では捨てパターン2 ”を同心円状
に形成したが、直線状のパターンを複数個形成’しても
よいことは言うまでもない。
リフトオフ法の場合には、上述の如く捨てパターンを細
分化すると、ネガパターン除去の際、ネガパターンと除
去液との接触面積が増える (ネガパターンの側面も除
去液と接触する為)ので、ネガパターンの除去時間が短
かくなり作業能率が上がる。また、第2図の如く捨てパ
ターンとして、所定パターンと相似形のパターンを等間
隔で多数形成する如<成せば、上述の要請をほぼ満たす
ことができる(すなわち、所定パターンの線幅T,、捨
てパターンの線幅T。、パターンの間隔T,とが等しく
なるようにすればよい。)と共に、原板にパターンを作
成することが容易になる。また、エツチングされる部分
の間隔が等しくなるので各部分でのエツチング状態が同
じになる。従つて、エツチング中、エツチング状態を見
易い部分で観察できる。さらに、パターン形状が単純と
なり、成品との比較が容易である故、検査が迅速に行′
なえる。以下表に、本発明による方法をリフトオフ法に
使用し、その結果を従来のリフトオフ法と比較した結果
を示す。
尚、表の数字は本発明に対する割合を示す。以上のべた
本発明によれば、捨てパターンを細分した捨てパターン
を原板の一面に分布せしめて形成し、所定のパターンと
捨てパターンとを同時に露光しているので、リフトオフ
法によるエツチング時間の短かい薄膜パターンを製造す
る方法が得られる。
【図面の簡単な説明】
第1図は、本発明の製作工程を示す図である。 第2図は、本発明によつて製造された薄膜抵抗体を示す
図であり、第2図aは平面図、第2図bは断面図である
。主要部分の番号の説明、1・・・・・・基板、2・・
・・・・薄膜、3・・・・・・レジスト、4・・・・・
・原板、2a,2″・・・・・・最終的に必要とするパ
ターン、2b,2″″・・・・・・捨てパターン。

Claims (1)

    【特許請求の範囲】
  1. 1 所定のパターンを形成した原板を介して露光し、基
    板上にネガパターンを形成する工程と、基板上に最終的
    に必要とする物質の薄膜を形成する工程と、前記ネガパ
    ターンをエッチングして除去する工程と、を少なくとも
    有するリフトオフ法により薄膜パターンを製造する方法
    において、細分した捨てパターンを前記原板の一面に分
    布せしめて形成し、前記所定のパターンと前記捨てパタ
    ーンとを同時に露光することを特徴とする薄膜パターン
    の製造方法。
JP51073992A 1976-06-23 1976-06-23 薄膜パタ−ンの製造方法 Expired JPS5951157B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP51073992A JPS5951157B2 (ja) 1976-06-23 1976-06-23 薄膜パタ−ンの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP51073992A JPS5951157B2 (ja) 1976-06-23 1976-06-23 薄膜パタ−ンの製造方法

Publications (2)

Publication Number Publication Date
JPS52156376A JPS52156376A (en) 1977-12-26
JPS5951157B2 true JPS5951157B2 (ja) 1984-12-12

Family

ID=13534112

Family Applications (1)

Application Number Title Priority Date Filing Date
JP51073992A Expired JPS5951157B2 (ja) 1976-06-23 1976-06-23 薄膜パタ−ンの製造方法

Country Status (1)

Country Link
JP (1) JPS5951157B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6223943U (ja) * 1985-07-29 1987-02-13

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5620716B2 (ja) * 1972-04-19 1981-05-15

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6223943U (ja) * 1985-07-29 1987-02-13

Also Published As

Publication number Publication date
JPS52156376A (en) 1977-12-26

Similar Documents

Publication Publication Date Title
US3539410A (en) Relief models
US4053348A (en) Die and method of making the same
JPS5951157B2 (ja) 薄膜パタ−ンの製造方法
US3673018A (en) Method of fabrication of photomasks
JPS63132452A (ja) パタ−ン形成方法
US3458370A (en) Fotoform-metallic evaporation mask making
JPS604221A (ja) 半導体装置の製造方法
JPS5914550B2 (ja) 微細加工方法
JPS613489A (ja) 半導体装置の製造方法
JPS589414B2 (ja) フォトファブリケ−ション用マスクの製作方法
JPS6267546A (ja) フレキシブルマスクの製造方法
JPS6128950A (ja) パタ−ン作成方法
JPH0552076B2 (ja)
JPS5867048A (ja) 半導体装置の製造方法
JPS63288020A (ja) 電極作成方法
JPS5710989A (en) Pattern manufacture for jusephson-junction element
JPH068282A (ja) 射出成形用入子の製造方法
JPS58102501A (ja) 抵抗体
JPH0223955B2 (ja)
JPS612156A (ja) フオトフアブリケーシヨン用マスクの製作方法
JPH01239928A (ja) パターン形成方法
JPS6319860B2 (ja)
JPS61189503A (ja) 回折格子の製造方法
KR940004730A (ko) 패턴화된 투명 전도막의 제조방법
JPH0637008A (ja) パターニング方法