JPS5951180B2

JPS5951180B2 - 計数装置

Info

Publication number: JPS5951180B2
Application number: JP10160976A
Authority: JP
Inventors: 真佐男石川
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1976-08-27
Filing date: 1976-08-27
Publication date: 1984-12-12
Also published as: JPS5327356A

Description

【発明の詳細な説明】本発明は、複数個の機器の運転回数あるいは運転時間を
計数する計数装置に関するものである。

重要な機器は信頼性確保の目的から複数台に分ける場合
が多いが、各々の機器の運転回数や運転時間の平準化を
はかる必要があるため。

それぞれの機器の運転回数や運転時間を計数し、それら
の計数値の大小関係を調べる計数装置が設けられている
。

第１図は、従来のこの種計数装置を示すもので、機器と
しての接点１１〜１ｎのメーク回数を変形整形回路２１
〜２ｎを通して。

リレ一式、半導体式、電磁式等のカウンタ３１〜３ｎに
加え、そこで、その回数を計数するようになっている。

しかし、この場合、計数できる値はカウンタ３１〜３ｎ
のビット数または桁数によって決まり、ｍビットの場合
では、２ｍ−１までしか数えられない。

このため、２個のカウンタの内容の大小関係をみると、
第２図ａおよびｂに示すように、時刻ｔ１までは、ａの
方が大きく、大小関係が保証されるが、ａの内容が更新
された時刻ｔ１を過ぎるとその関係が逆転してしまう。

したがって、計数結果の大小によって、起動停止する機
器を選択するような場合には、運転時間の多い機器を使
用し続けることになって本来の目的を達成することがで
きなくなる。

本発明の特徴は総ての計数回路の計数値が規定値に達し
た時点の各計数回路の計数値と規定値の差をそれぞれ各
計数回路にプリセットして再度計数を開始させることに
より、常に計数値の大小関係を保証するようにした計数
装置を堤供するものである。

以下、本発明の実施例を図面により詳細に説明する。

第３図は本発明による計数装置の一実施例を示すもので
、３１〜３ｎはそれぞれｍビットからなるプリセットカ
ウンタ、４１〜４ｎは引算回路、５は微分回路、６はオ
アゲート、７は定数ｋを設定する設定器を示す。

それぞれのプリセットカウンタ３１〜３ｎにおいて、Ｃ
は入力端子で、この入力が１から０（または０から１
）に変化した時、計数値は１づつ増加する。

ＣＯは出力端子で、ビット数ｍだけある。

Ｄはプリセットデータ端子で、やはりビット数だけ設け
られている。

Ｐはプリセット信号端子で、この信号が０から１になっ
た時、端子りのテ゛−夕が計数値としてカウンタ３１〜
３ｎにセットされる。

また、引算回路４１〜４ｎでは十端子のデータから一端
子のデータを減じ、その結果をＳＯ端子に出力するよう
になっている。

ＳＮ１〜ＳＮｎは引算回路４１〜４ｎのが上位の符号ビ
ットである。

設定器７に設定される定数には、カウンタ３１〜３ｎの
ビット数をｍとする時、２ｍ−１未満の数値である。

第４図は第３図の動作説明図で、ａ、ｌ）およυＣは
それぞれカウンタ３１．３２および３ｎの剖数値、ｄ、
ｅおよびｆはそれぞれ引算回路４１゜４２および４ｎの
符号ピッＳＮ１、ＳＮ２およυＳＮｎ、ｇおよびｈはそ
れぞれオアゲート６およυ微分回路５の出力信号を示す
。

第３図において、被対象接点１１，１２・・・、１ｎの
メーク回数を波形整形回路２１，２２・・・、２ｎを通
してプリセットカウンタ３１，３２・・・、３ｎの入力
端子Ｃに加え、そのカウンタで計数し、その計数値Ｃ１
、Ｃ２、・・・、Ｃｎを出力端子のに出力する。

第４図ａ、ｌ）、ｃはその計数内容を示すもの
で゛ある。

引算回路４１，４２．・・・、４ｎで・はこれらの計数
値Ｃ□、Ｃ２、・・・Ｃｎから設定器７の定器ｋを減じ
ている。

第４図ｇに示すように、時刻ｔ］で功つンタ３１の内容
が定数によりも大きくなると、第４図ｇに示すように引
算回路４１の符号ビットＳＮ□が０になる。

同様に、第４図すに示すように時刻ｔ２で功つンタ３２
の内容が定数により大きくなると、第４図ｅに示すよう
に引算回路４２の符号ビットが０になる。

しかし、このようにカウント３１．３２が定数ｋを越え
ても計数を糾ける。

しかし、第４図Ｃに示すように、時刻ｔ１で功つンタ３
ｎの内容が定数により大きくなり、第４図ｆに示すよう
に引算回路４ｎの符号ビットＳＮｎが０になり、すべて
の符号ビットが０になると、言い換えると、すべてのカ
ウンタの計数値ガ定数ｋを越えると符号ビットＳＮ１、
ＳＮ２・・・ＳＮｎが総て０になるので、オアゲート６
の出力Ｘは第４図ｇに示すように１から０に変化する。

このため、微分回路５から第４図りに示すような出力パ
ルスＹが発生し、各カウンタのプリセット信号端子Ｐに
信号が与えられ、引算回路からのデータ、すなわち、計
数値から定数ｋを引いた値が、カウンタにプリセットさ
れる。

第５図は、カウンタ３ｎの計数値が定数ｋに達した時の
詳細図で、ａはカウンタ３ｎへ入力される被計数信号、
ｂはカウンタ３ｎの内容、Ｃは微分回路５の出力信号を
示す。

図のように、出力信号Ｙのパルス巾を、被計数信号の間
隙より充分小さくしておけば、プリセット時における計
数誤りを防止できる。

上述したことから解るように、本発明の実施例によれば
、計数開始してからの計数値の大小関係が保証される。

なお、特定の機器が長期にわたって停止する場合には、
この保証はなくなるが、そのような場合には、この機器
を制御対象からはずすことにより問題はなくなる。

以上述べたように、本発明によれば、複数個の計数回路
の計数値の大小関係を常に保証することができる。

【図面の簡単な説明】

第１図は従来の計数装置の構成図、第２図は第１図の動
作説明図、第３図は本発明による計数装置の一実施例の
構成図、第４図および第５図は第３図の動作説明図であ
る。符号の説明、１１〜１ｎ・・・接点、３１〜３ｎ・・・
カウンタ、４１〜４ｎ・・・引算回路、７・・・設定器
、１１１〜１１ｎ・・・カウンタ音ＩＳ、１２１
〜１２ｎ−・・フリップフロップ。

Claims

【特許請求の範囲】

１複数個の機器の運転回数あるいは運転時間を計数す
る計数装置において、前記機器の運転回数あるいは運転
時間を計数する複数個の計数手段と、これら計数手段の
総ての計数値が規定値に達したことを検出する検出手段
と、該検出手段によって前記複数個の計数手段の計数値
が規定値に達したことが検出された時点で各計数手段の
計数値と規定値の差をそれぞれ各計数手段にプリセット
するプリセット手段とを具備し、各計数手段はプリセッ
トされた後再度計数を開始するようにしたことを特徴と
する計数装置。