JPS6132426Y2 - - Google Patents
Info
- Publication number
- JPS6132426Y2 JPS6132426Y2 JP4483981U JP4483981U JPS6132426Y2 JP S6132426 Y2 JPS6132426 Y2 JP S6132426Y2 JP 4483981 U JP4483981 U JP 4483981U JP 4483981 U JP4483981 U JP 4483981U JP S6132426 Y2 JPS6132426 Y2 JP S6132426Y2
- Authority
- JP
- Japan
- Prior art keywords
- input
- contact
- confirmation
- pole
- inverter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000012790 confirmation Methods 0.000 claims description 16
- 238000000034 method Methods 0.000 description 5
- 239000013256 coordination polymer Substances 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 238000001514 detection method Methods 0.000 description 2
- 238000011084 recovery Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 1
Landscapes
- Input From Keyboards Or The Like (AREA)
Description
【考案の詳細な説明】
本考案は、各種の接点出力を入力として取扱う
デイジタル回路へ適用される接点入力回路の改良
に関するものである。
デイジタル回路へ適用される接点入力回路の改良
に関するものである。
近来、リレー、スイツチ等の接点を介する情報
を、デイジタル回路の入力として用いる回路構成
が一般化し、各種電子機器において採用されてい
るが、接点の直接々続される入力回路に障害を生
じた場合には、これの検出が不能であり、障害状
態下の入力回路出力を、接点からの正規な情報と
して認めるものとなるため、機器の動作が不正確
となる欠点を生じている。
を、デイジタル回路の入力として用いる回路構成
が一般化し、各種電子機器において採用されてい
るが、接点の直接々続される入力回路に障害を生
じた場合には、これの検出が不能であり、障害状
態下の入力回路出力を、接点からの正規な情報と
して認めるものとなるため、機器の動作が不正確
となる欠点を生じている。
本考案は、従来のかゝる欠点を一挙に確消する
目的を有し、入力回路としてプロセツサを用いた
うえ、信号源から交互に反転する確認出力を送出
し、この確認出力を反転して接点の一極へ与える
と共に、反転した確認出力を確認入力としてプロ
セツサへ与え、かつ、接点の他極からの信号をプ
ロセツサの情報入力とし、プロセツサにおいて
は、確認出力に応じた確認入力の状況に基づき、
情報入力の有効性を判断することにより、入力回
路としての障害発生を直ちに検出できるものとし
た極めて効果的な、接点入力回路を提供するもの
である。
目的を有し、入力回路としてプロセツサを用いた
うえ、信号源から交互に反転する確認出力を送出
し、この確認出力を反転して接点の一極へ与える
と共に、反転した確認出力を確認入力としてプロ
セツサへ与え、かつ、接点の他極からの信号をプ
ロセツサの情報入力とし、プロセツサにおいて
は、確認出力に応じた確認入力の状況に基づき、
情報入力の有効性を判断することにより、入力回
路としての障害発生を直ちに検出できるものとし
た極めて効果的な、接点入力回路を提供するもの
である。
以下、実施例を示す図によつて本考案の詳細を
説明する。
説明する。
第１図のブロツク図においては、切替接点rlの
一極Ｂへ反転出力を与えるインバータINが設け
てあると共に、情報入力Ｘ、確認入力Ｙおよび内
部に設けた信号源からの確認出力Ｚを有するマイ
クロプロセツサ等のプロセツサCPUが設けてあ
り、出力回路OFの確認出力Ｚからは、一定周期
により交互に“Ｈ”（高レベル）および“Ｌ”（低
レベル）として反転する信号が送出され、これが
インバータINの入力へ与えられるものとなつて
いる。
一極Ｂへ反転出力を与えるインバータINが設け
てあると共に、情報入力Ｘ、確認入力Ｙおよび内
部に設けた信号源からの確認出力Ｚを有するマイ
クロプロセツサ等のプロセツサCPUが設けてあ
り、出力回路OFの確認出力Ｚからは、一定周期
により交互に“Ｈ”（高レベル）および“Ｌ”（低
レベル）として反転する信号が送出され、これが
インバータINの入力へ与えられるものとなつて
いる。
また、インバータINの反転出力は確認入力Ｙ
として用いられる一方、接点rlの他極Ｃは情報入
力Ｘとして用いられており、更に、接点rlの閉成
極Ｆには、確認出力Ｚが直接与えられている。
として用いられる一方、接点rlの他極Ｃは情報入
力Ｘとして用いられており、更に、接点rlの閉成
極Ｆには、確認出力Ｚが直接与えられている。
したがつて、接点rlの動作、復旧に応じ情報入
力Ｘには、確認出力Ｚからの信号または、これを
反転した信号が与えられると共に、確認入力Ｙに
は、確認出力Ｚの信号を反転した信号が常時与え
られるものとなつており、確認出力Ｚの状況に応
じた確認入力Ｙの状況に基づき、情報入力Ｘの有
効性を判断することにより、プロセツサCPUの
入力回路IF出力回路OFに障害が生じたか否かを
検出することができる。
力Ｘには、確認出力Ｚからの信号または、これを
反転した信号が与えられると共に、確認入力Ｙに
は、確認出力Ｚの信号を反転した信号が常時与え
られるものとなつており、確認出力Ｚの状況に応
じた確認入力Ｙの状況に基づき、情報入力Ｘの有
効性を判断することにより、プロセツサCPUの
入力回路IF出力回路OFに障害が生じたか否かを
検出することができる。
第２図は、前述の判断を行なうプロセツサ
CPUの動作を示すフローチヤートであり、ま
ず、確認出力「Ｚへ“Ｌ”を送出」し、各入力
「Ｘ，Ｙをチエツク」のうえ、「Ｙ＝“Ｈ”？」の
判断を行ない、これの結果がYESであれば正常
状態であり、情報入力Ｘを有効と判断し、「Ｘの
内容に応じ処理Ａ」を行なう。
CPUの動作を示すフローチヤートであり、ま
ず、確認出力「Ｚへ“Ｌ”を送出」し、各入力
「Ｘ，Ｙをチエツク」のうえ、「Ｙ＝“Ｈ”？」の
判断を行ない、これの結果がYESであれば正常
状態であり、情報入力Ｘを有効と判断し、「Ｘの
内容に応じ処理Ａ」を行なう。
ついで、確認出力「Ｚへ“Ｈ”を送出」し、各
入力「Ｘ，Ｙをチエツク」のうえ、「Ｙ＝
“Ｌ”？」の判断を行ない、これの結果がYESで
あれば正常状態であり、情報入力Ｘを有効と判断
し、「Ｘの内容に応じ処理Ｂ」を行なうものとな
つている。
入力「Ｘ，Ｙをチエツク」のうえ、「Ｙ＝
“Ｌ”？」の判断を行ない、これの結果がYESで
あれば正常状態であり、情報入力Ｘを有効と判断
し、「Ｘの内容に応じ処理Ｂ」を行なうものとな
つている。
これに対し、「Ｙ＝“Ｈ”？」および「Ｙ＝
“Ｌ”？」がNOであれば、入力回路IFに障害発
生と判断し、「障害検出」へ移行する。
“Ｌ”？」がNOであれば、入力回路IFに障害発
生と判断し、「障害検出」へ移行する。
たゞし、処理Ａ，Ｂの結果を別途に照合する場
合には、特に「障害検出」を行なう必要がなく、
点線により示すとおり主ルーチンを反復するもの
としてもよい。
合には、特に「障害検出」を行なう必要がなく、
点線により示すとおり主ルーチンを反復するもの
としてもよい。
また、処理Ａ，Ｂは、接点rlの動作および復旧
情報を、各個別のコードとして２回送出し、遠隔
地点へ伝送する場合等の各処理内容を示し、同一
の情報を互に異なる２種のコードにより表示し、
これを相手側において照合のうえ確認する場合に
好適である。
情報を、各個別のコードとして２回送出し、遠隔
地点へ伝送する場合等の各処理内容を示し、同一
の情報を互に異なる２種のコードにより表示し、
これを相手側において照合のうえ確認する場合に
好適である。
第３図は他の実施例を示すブロツク図であり、
各極B1，B2，F1，F2，C1，C2を有する各個別の
接点rl1，rl2が設けられ、これらの他極C1，C2を
情報入力X1，X2へ接続し、確認出力Ｚを与える
信号源としてフリツプフロツプ回路（以下、
FFC）FFを用いたうえ、一定周期の制御パルス
CPによりFFC・FFを交互に反転させ、その出力
から“Ｈ”，“Ｌ”の確認出力Ｚを送出すると共
に、CPをプロセツサCPUのスタート入力Ｓへ与
え、これによつてプロセツサCPUを起動してい
るほかは、第１図と同様であり、プロセツサ
CPUにおいて、制御パルスCPの与えられる回数
を計数のうえ、各入力X1，X2，Ｙにつき第２図
と同様の判断を行なえば、上述と同一の結果が得
られる。
各極B1，B2，F1，F2，C1，C2を有する各個別の
接点rl1，rl2が設けられ、これらの他極C1，C2を
情報入力X1，X2へ接続し、確認出力Ｚを与える
信号源としてフリツプフロツプ回路（以下、
FFC）FFを用いたうえ、一定周期の制御パルス
CPによりFFC・FFを交互に反転させ、その出力
から“Ｈ”，“Ｌ”の確認出力Ｚを送出すると共
に、CPをプロセツサCPUのスタート入力Ｓへ与
え、これによつてプロセツサCPUを起動してい
るほかは、第１図と同様であり、プロセツサ
CPUにおいて、制御パルスCPの与えられる回数
を計数のうえ、各入力X1，X2，Ｙにつき第２図
と同様の判断を行なえば、上述と同一の結果が得
られる。
たゞし、各入力X1，X2，Ｙと対応して各個に
周波数の異なる発振器を設け、これらの出力を各
入力X1，X2，Ｙの状況に応じて制御すれば、３
波組み合せによる復合周波数信号が得られるた
め、この目的には第３図の構成が好適である。
周波数の異なる発振器を設け、これらの出力を各
入力X1，X2，Ｙの状況に応じて制御すれば、３
波組み合せによる復合周波数信号が得られるた
め、この目的には第３図の構成が好適である。
このほか、接点rl，rl1，rl2の数は条件に応じて
定められるものであり、これに応じて情報入力
Ｘ，X1，X2を用意すればよく、信号源としては
別途に用意したものを用いても同様であり、本考
案は種々の変形が自在である。
定められるものであり、これに応じて情報入力
Ｘ，X1，X2を用意すればよく、信号源としては
別途に用意したものを用いても同様であり、本考
案は種々の変形が自在である。
以上の説明により明らかなとおり本考案によれ
ば、入力回路の障害有無が直ちに検出され、情報
入力の有効性が常時判断されたうえ、これが有効
なときにのみ情報入力に応じた処理が行なわれる
ため、接点出力を入力とするデイジタル回路の信
頼性が大幅に向上し、各種の電子機器において多
大な効果が得られる。
ば、入力回路の障害有無が直ちに検出され、情報
入力の有効性が常時判断されたうえ、これが有効
なときにのみ情報入力に応じた処理が行なわれる
ため、接点出力を入力とするデイジタル回路の信
頼性が大幅に向上し、各種の電子機器において多
大な効果が得られる。
第１図は本考案の実施例を示すブロツク図、第
２図はプロセツサの動作を示すフローチヤート、
第３図は他の実施例を示すブロツク図である。 rl，rl1，rl2……接点、Ｂ，B1，B2……一極、
Ｃ，C1，C2……他極、Ｆ，F1，F2……閉成極、
IN……インバータ、CPU……プロセツサ、Ｘ，
X1，X2……情報入力、Ｙ……確認入力、Ｚ……
確認出力、FF……FFC（フリツプフロツプ回
路：信号源）、CP……制御パルス。
２図はプロセツサの動作を示すフローチヤート、
第３図は他の実施例を示すブロツク図である。 rl，rl1，rl2……接点、Ｂ，B1，B2……一極、
Ｃ，C1，C2……他極、Ｆ，F1，F2……閉成極、
IN……インバータ、CPU……プロセツサ、Ｘ，
X1，X2……情報入力、Ｙ……確認入力、Ｚ……
確認出力、FF……FFC（フリツプフロツプ回
路：信号源）、CP……制御パルス。
Claims (1)
- 接点の一極へ反転出力を与えるインバータと、
該インバータの入力へ交互に反転する確認出力を
与える信号源と、前記インバータの反転出力およ
び前記接点の他極からの信号を確認入力および情
報入力としたうえ前記確認出力に応じた前記確認
入力の状況に基づき前記情報入力の有効性を判断
するプロセツサとからなることを特徴とする接点
入力回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4483981U JPS6132426Y2 (ja) | 1981-03-30 | 1981-03-30 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4483981U JPS6132426Y2 (ja) | 1981-03-30 | 1981-03-30 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS57161057U JPS57161057U (ja) | 1982-10-09 |
| JPS6132426Y2 true JPS6132426Y2 (ja) | 1986-09-20 |
Family
ID=29841760
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4483981U Expired JPS6132426Y2 (ja) | 1981-03-30 | 1981-03-30 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6132426Y2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5166578B2 (ja) * | 2011-08-01 | 2013-03-21 | 株式会社京三製作所 | 接点入力回路 |
-
1981
- 1981-03-30 JP JP4483981U patent/JPS6132426Y2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS57161057U (ja) | 1982-10-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6132426Y2 (ja) | ||
| JP2000517441A (ja) | ２つの機能的に並列接続されたプロセッサの作動装置 | |
| JPH0253729B2 (ja) | ||
| JPH11274856A (ja) | 水晶発振器の発振停止検出回路 | |
| JPS63233378A (ja) | 故障検出装置 | |
| JPS63169141A (ja) | 伝送誤り検出回路 | |
| SU921048A1 (ru) | Парафазное триггерное устройство со счетным входом | |
| JPS60121871A (ja) | 通報装置 | |
| JPH02260728A (ja) | Ａｉｓ検出方式 | |
| JPS6335465Y2 (ja) | ||
| SU1282109A1 (ru) | Устройство дл ввода информации | |
| JPS6236931A (ja) | 復号装置 | |
| SU1098011A2 (ru) | Устройство дл определени характеристик случайных процессов | |
| JP2001325870A (ja) | 制御信号の入力回路 | |
| JPH0348339A (ja) | 固定障害判定回路 | |
| JP2002314382A (ja) | パルス作成回路およびその誤動作防止方法ならびに通信装置 | |
| JPS6258172A (ja) | 信号伝送線の短絡検出方法 | |
| JPH01211112A (ja) | キーボード入力装置 | |
| JPS6243296A (ja) | 信号受信回路方式 | |
| JPH01175331A (ja) | 回線二重化端末装置 | |
| JPH06273495A (ja) | テストモード機能をもつ半導体集積回路 | |
| JPH0239902B2 (ja) | ||
| KR19990021652A (ko) | 전기자동차의 이상전압 검출회로 | |
| JPH01125032A (ja) | 入出力信号監視回路 | |
| JPS59156024A (ja) | 拍手センサによる入力方式 |