JPS5951430A - キ−プリレ−駆動回路 - Google Patents
キ−プリレ−駆動回路Info
- Publication number
- JPS5951430A JPS5951430A JP3166482A JP3166482A JPS5951430A JP S5951430 A JPS5951430 A JP S5951430A JP 3166482 A JP3166482 A JP 3166482A JP 3166482 A JP3166482 A JP 3166482A JP S5951430 A JPS5951430 A JP S5951430A
- Authority
- JP
- Japan
- Prior art keywords
- output
- keep relay
- winding
- power supply
- drive circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Relay Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、キープリレー駆動回路に関し、特に１巻線キ
ープリレーの駆動に好適であるととも（乙１巻線キープ
リレおよび２巻線キープリレーの双方に兼用可能でさら
に１つの回路で１巻線キープリレーと２巻線キープリレ
ーとの同時駆動が可能なキープリレー駆動回路に関する
。
ープリレーの駆動に好適であるととも（乙１巻線キープ
リレおよび２巻線キープリレーの双方に兼用可能でさら
に１つの回路で１巻線キープリレーと２巻線キープリレ
ーとの同時駆動が可能なキープリレー駆動回路に関する
。
従来の１巻線キープリレー駆動回路として第１図（ａ）
に示す構成のものが知られている。同図のキープリレー
駆動回路は抵抗１，２、トランジスタ３．４．ダイオー
ド５およびコンデンサ６を含む。
に示す構成のものが知られている。同図のキープリレー
駆動回路は抵抗１，２、トランジスタ３．４．ダイオー
ド５およびコンデンサ６を含む。
７はキープリレーの巻線である。この回路においてはト
ランジスタ３０ベースに抵抗１を介して第１図（ｂ）に
示す制御信号ＣＮＴ が人力される。そしてこの人力Ｃ
ＮＴ が゛Ｈ″ルベルになってトランジスタ３がオンす
ると電源ｖＥ からコンデンサ６、巻線７、ダイオード
５およびトランジスタ３を介してコンデンサ６の容量Ｃ
と巻線７の直流抵抗Ｒとで定まる時定数ＣＲ１ピーク電
流値約Ｖ／Ｒのパルス状のセット電流ＳＴ （第１図（
Ｃ））が流れキープリレーをセットする。また、人力Ｃ
ＮＴが°“Ｌ”レベルになってトランジスタ３がオフす
ると今度はトランジスタ４がオンしてコンデンサ６から
トランジスタ４および巻線７の向きにやはり時定数ＣＲ
で定まるリセット電流Ｒ８Ｔ （第１図（Ｃ））が流
れキープリレーをリセットする。
ランジスタ３０ベースに抵抗１を介して第１図（ｂ）に
示す制御信号ＣＮＴ が人力される。そしてこの人力Ｃ
ＮＴ が゛Ｈ″ルベルになってトランジスタ３がオンす
ると電源ｖＥ からコンデンサ６、巻線７、ダイオード
５およびトランジスタ３を介してコンデンサ６の容量Ｃ
と巻線７の直流抵抗Ｒとで定まる時定数ＣＲ１ピーク電
流値約Ｖ／Ｒのパルス状のセット電流ＳＴ （第１図（
Ｃ））が流れキープリレーをセットする。また、人力Ｃ
ＮＴが°“Ｌ”レベルになってトランジスタ３がオフす
ると今度はトランジスタ４がオンしてコンデンサ６から
トランジスタ４および巻線７の向きにやはり時定数ＣＲ
で定まるリセット電流Ｒ８Ｔ （第１図（Ｃ））が流
れキープリレーをリセットする。
ところで、このような回路においては、上述のようにセ
ット、リセット電流はコンデンサの充放電による第１図
（ｅ）に示すようなコンデンサ６の容量Ｃおよびキープ
リレーの巻線抵抗Ｒにより定まる時定数の波形となる。
ット、リセット電流はコンデンサの充放電による第１図
（ｅ）に示すようなコンデンサ６の容量Ｃおよびキープ
リレーの巻線抵抗Ｒにより定まる時定数の波形となる。
キープリレーを確実に動作するためには第１図（ｃ）の
点線で示す駆動波形を含むように駆動しなければならな
いが、コンデンサ６の容量Ｃおよびキープリレーの巻線
７の直流抵抗Ｒまたは動作電流等のばらつき、温度特性
、経年変化等を考慮すると駆動波形の波高値、時間すな
わちコンデンサ６の容量Ｃ１電源電圧Ｖｎ 等に充分
なマージンを必要とする。さらに電源電圧Ｖｎ の変
動（リップル、急変）があると、キープリレー巻線７に
変動分のセット、リセット電流が流れ、誤セットまたは
誤リセットの生じる欠点があった。
点線で示す駆動波形を含むように駆動しなければならな
いが、コンデンサ６の容量Ｃおよびキープリレーの巻線
７の直流抵抗Ｒまたは動作電流等のばらつき、温度特性
、経年変化等を考慮すると駆動波形の波高値、時間すな
わちコンデンサ６の容量Ｃ１電源電圧Ｖｎ 等に充分
なマージンを必要とする。さらに電源電圧Ｖｎ の変
動（リップル、急変）があると、キープリレー巻線７に
変動分のセット、リセット電流が流れ、誤セットまたは
誤リセットの生じる欠点があった。
本発明の目的は上述の問題点に鑑み、１巻線キープリレ
ー駆動回路において、制御人力信号をデジタル式ワンシ
ョットタイマ回路で該人力信号立ち上り時パルスと立ち
下り時パルスに分離し、これらのパルスでブリッジ回路
構成の出力段をドライブして１巻線キープリレー巻線に
正負のパルス電圧（電流）を加えるという構想に基づき
、キープリレーのセットまたはリセットミス、誤セット
、誤リセットを防止することにある。
ー駆動回路において、制御人力信号をデジタル式ワンシ
ョットタイマ回路で該人力信号立ち上り時パルスと立ち
下り時パルスに分離し、これらのパルスでブリッジ回路
構成の出力段をドライブして１巻線キープリレー巻線に
正負のパルス電圧（電流）を加えるという構想に基づき
、キープリレーのセットまたはリセットミス、誤セット
、誤リセットを防止することにある。
以下図面を用いて本発明の詳細な説明する。
第２図（ａ）は本発明の１実施例に係るキープリレー駆
動回路を示す。このキープリレー回路はワンショットタ
イマ１１，１２．インバータ］、 ３ 、、 抵抗１５
，１６，１７，１８およびＰＮＰ トランジスタ１９
，２０およびＮＰＮ ）ランジスタ２１゜２２を具備
する。
動回路を示す。このキープリレー回路はワンショットタ
イマ１１，１２．インバータ］、 ３ 、、 抵抗１５
，１６，１７，１８およびＰＮＰ トランジスタ１９
，２０およびＮＰＮ ）ランジスタ２１゜２２を具備
する。
ワンショットタイマ１１は制御信号ＣＮＴ （第２図
（ｂ））の立ち上りを検知して所定時間巾の矩形パルス
５Ｔ（ｆＩ２図（ｅｌ ）−１発生する。ワンショット
タイマ１２はワンショットタイマ１１と同様のものであ
るが制御信号ＣＮＴ をインバータ１３で反転した入
力面「が入力されるため制御信号ＣＮＴ の立ち下りを
検知して所定時間巾の矩形パルス（Ｒ８Ｔ（第２図（ｄ
））を発生する。
（ｂ））の立ち上りを検知して所定時間巾の矩形パルス
５Ｔ（ｆＩ２図（ｅｌ ）−１発生する。ワンショット
タイマ１２はワンショットタイマ１１と同様のものであ
るが制御信号ＣＮＴ をインバータ１３で反転した入
力面「が入力されるため制御信号ＣＮＴ の立ち下りを
検知して所定時間巾の矩形パルス（Ｒ８Ｔ（第２図（ｄ
））を発生する。
ＰＮＰ ）ランジスタ１９とＮＰＮ ）ランジスタ
２１は矩形パルスＳＴを入力とするエミッタ接地（コレ
クタ出力）形の第１の５ＥＰＰ回路を構成し、トランジ
スタ２０と２２も同様に矩形パルスＲ８Ｔを入力とする
同様の第２の５ＥＰＰ回路を構成している。これらの回
路の動作は入力信号が異なる他は同様であるので第１の
５ＥＰＰ回路の動作につぃて説明する。第１の５ＥＰＰ
回路の人力は通常パＬ′”レベルであり、このときはト
ランジスタ１９がオン、トランジスタ２１がオフして出
力は”Ｈ″レベルなっている。また人力が”Ｈ″ルベル
なるとトランジスタ１９がオフ、トランジスタ２１がオ
ンとなって出力は°°Ｌ″レベルとなる。すなワチ、こ
の回路は通常は″′Ｈ″ルベルでワンショットタイマ１
１から矩形パルスＳＴが人力したときのみ′Ｌ”レベル
となる。
２１は矩形パルスＳＴを入力とするエミッタ接地（コレ
クタ出力）形の第１の５ＥＰＰ回路を構成し、トランジ
スタ２０と２２も同様に矩形パルスＲ８Ｔを入力とする
同様の第２の５ＥＰＰ回路を構成している。これらの回
路の動作は入力信号が異なる他は同様であるので第１の
５ＥＰＰ回路の動作につぃて説明する。第１の５ＥＰＰ
回路の人力は通常パＬ′”レベルであり、このときはト
ランジスタ１９がオン、トランジスタ２１がオフして出
力は”Ｈ″レベルなっている。また人力が”Ｈ″ルベル
なるとトランジスタ１９がオフ、トランジスタ２１がオ
ンとなって出力は°°Ｌ″レベルとなる。すなワチ、こ
の回路は通常は″′Ｈ″ルベルでワンショットタイマ１
１から矩形パルスＳＴが人力したときのみ′Ｌ”レベル
となる。
第２図（ａｔの駆動回路においては、１巻線キープリレ
ーの巻線Ｌ１は第１の５ＥＰＰ回路の出力（以下筒１の
出力という）端と第２の５ＥＰＰ回路の出力ｃ以下筒２
の出力という）端との間にセット電流が第２の出力端か
ら第１の出力端の向きに流れるようにブリッジ接続する
。また２巻線キープリレーを接続する場合はセット巻線
Ｌｓを電源正端子ＶＢ と第１の出力端との間に、リ
セット巻線ＬＲを電源正端子ＶＢ と第２の出力端と
の間に接続する。これら１巻線および２巻線のキープリ
レーはそれぞれ別個にまたは同時に接続し駆動すること
ができる。
ーの巻線Ｌ１は第１の５ＥＰＰ回路の出力（以下筒１の
出力という）端と第２の５ＥＰＰ回路の出力ｃ以下筒２
の出力という）端との間にセット電流が第２の出力端か
ら第１の出力端の向きに流れるようにブリッジ接続する
。また２巻線キープリレーを接続する場合はセット巻線
Ｌｓを電源正端子ＶＢ と第１の出力端との間に、リ
セット巻線ＬＲを電源正端子ＶＢ と第２の出力端と
の間に接続する。これら１巻線および２巻線のキープリ
レーはそれぞれ別個にまたは同時に接続し駆動すること
ができる。
次に、第２図（ａ）の駆動回路の動作を説明する。
制御信号ＣＮＴ が”Ｈ”′また”Ｌ”′の定常状態に
ある場合、ワンショットタイマ１１ 、１’ ２の出力
は°°Ｌ°゛であり従ってトランジスタ１９．２０がオ
ン、トランジスタ２１．２２がオフして第１および第２
の出力は双方共”Ｈ”になっている。今。
ある場合、ワンショットタイマ１１ 、１’ ２の出力
は°°Ｌ°゛であり従ってトランジスタ１９．２０がオ
ン、トランジスタ２１．２２がオフして第１および第２
の出力は双方共”Ｈ”になっている。今。
制御信号ＣＮＴが′Ｌ″゛から”Ｈ”に変化したとする
とワンショットタイマ１１が所定時間″Ｈ″出力ＳＴを
発生し第１の５ＥＰＰ回路に人力するので第１の出力は
Ｌ”となる。従って２巻線キープリレーのセット巻線Ｌ
ｓ ｔｇ駆動してキープリレーをセットする。また１巻
線キープリレーの場合も、第２の出力はＨ”のままとな
っているので巻線Ｌ１に第２の出力端から第１の出力端
の向きに電流が流れキープリレーをセットする。次に制
御信号ＣＮＴ がＨ”からＬ”に変化したときはワンシ
ョットタイマ１２が矩形パルス出力Ｒ８Ｔ を送出し、
第２の出力が所定時間″′Ｌ”となり、第１の出力は′
Ｈ″のままとなって各キープリレーをリセットする。
とワンショットタイマ１１が所定時間″Ｈ″出力ＳＴを
発生し第１の５ＥＰＰ回路に人力するので第１の出力は
Ｌ”となる。従って２巻線キープリレーのセット巻線Ｌ
ｓ ｔｇ駆動してキープリレーをセットする。また１巻
線キープリレーの場合も、第２の出力はＨ”のままとな
っているので巻線Ｌ１に第２の出力端から第１の出力端
の向きに電流が流れキープリレーをセットする。次に制
御信号ＣＮＴ がＨ”からＬ”に変化したときはワンシ
ョットタイマ１２が矩形パルス出力Ｒ８Ｔ を送出し、
第２の出力が所定時間″′Ｌ”となり、第１の出力は′
Ｈ″のままとなって各キープリレーをリセットする。
第３図（ａｌは第２図（ａ）の駆動回路に使用するワン
ショットタイマの詳細例を示す。３１．３２はディレイ
ドフリップ７０ツブ回路（ＤＦＦ） でクロックパル
スＣＫ （第３図（Ｃ））の立ち上りで人力な “
サンプリングしてホールド出力を送出する。３３はアン
ド回路である。
ショットタイマの詳細例を示す。３１．３２はディレイ
ドフリップ７０ツブ回路（ＤＦＦ） でクロックパル
スＣＫ （第３図（Ｃ））の立ち上りで人力な “
サンプリングしてホールド出力を送出する。３３はアン
ド回路である。
今、第３ 図（ａｔのワンショットタイマに第３図（ｂ
）に示すような入力ＣＮＴ があったとすると、入力Ｃ
ＮＴ−ｈ？−″Ｌ”から“′Ｈ″′になってから最初の
クロックが到来するとＤＦＦ３１の出力Ｑが°′Ｈ″′
になる。さらに第２番目のクロックパルスでＤＦＦ３２
の出力Ｑが°°Ｈ″′すなわちＱが°′Ｌ″″になる。
）に示すような入力ＣＮＴ があったとすると、入力Ｃ
ＮＴ−ｈ？−″Ｌ”から“′Ｈ″′になってから最初の
クロックが到来するとＤＦＦ３１の出力Ｑが°′Ｈ″′
になる。さらに第２番目のクロックパルスでＤＦＦ３２
の出力Ｑが°°Ｈ″′すなわちＱが°′Ｌ″″になる。
従ってＤＦＦ３１の出力ＱとＤＦＦ３２の反転出力ｉと
の論理積をとることにより人力信号 ＣＮＴが”Ｌ”′
からＩＩ ＨＩＩに変化したとき最初のクロックパルス
と第２番目のクロックパルスとの間だけアンド回路３３
の出力ＱＰ （第３図（ｄ））が“Ｈ″′となる。
の論理積をとることにより人力信号 ＣＮＴが”Ｌ”′
からＩＩ ＨＩＩに変化したとき最初のクロックパルス
と第２番目のクロックパルスとの間だけアンド回路３３
の出力ＱＰ （第３図（ｄ））が“Ｈ″′となる。
なお、第２図（ａ）においてはワンショットタイマを２
個用いているが、第３図（ａ）のＤＦＦ３１の反転出力
ＱとＤＦＦ３２の出力Ｑとの論理積をリセット信号Ｒ８
Ｔ として用いてもよく、この場合は第２図（ａ）の
インバータ１３およびワンショットタイマ１２を省略す
ることができる。
個用いているが、第３図（ａ）のＤＦＦ３１の反転出力
ＱとＤＦＦ３２の出力Ｑとの論理積をリセット信号Ｒ８
Ｔ として用いてもよく、この場合は第２図（ａ）の
インバータ１３およびワンショットタイマ１２を省略す
ることができる。
第４図は本発明の他の実施例に係るキープリレー駆動回
路を示す。この回路は第２図（ａ）の駆動回路において
出力段のエミッタ接地形５ＥＰＰ回路をコレクタ接地（
エミッタ出力）形の５ＥＰＰ回路としたものである。こ
のように出力段をコレクタ接地形５ＥＰＰ回路にするこ
とによって人力抵抗１５〜１８が不要となる。第４図の
駆動回路においては２巻線キープリレーの場合、セット
巻線Ｌｓは電源の接地端Ｅと第１の出力端間に、リセッ
ト巻線ＬＲは電源接地端Ｅと第２の出力端間に接続し、
１巻線キープリレーは第１の出力端から第２の出力端の
向きに流れる電流がセット電流となるように接続する。
路を示す。この回路は第２図（ａ）の駆動回路において
出力段のエミッタ接地形５ＥＰＰ回路をコレクタ接地（
エミッタ出力）形の５ＥＰＰ回路としたものである。こ
のように出力段をコレクタ接地形５ＥＰＰ回路にするこ
とによって人力抵抗１５〜１８が不要となる。第４図の
駆動回路においては２巻線キープリレーの場合、セット
巻線Ｌｓは電源の接地端Ｅと第１の出力端間に、リセッ
ト巻線ＬＲは電源接地端Ｅと第２の出力端間に接続し、
１巻線キープリレーは第１の出力端から第２の出力端の
向きに流れる電流がセット電流となるように接続する。
第４図の駆動回路においては各５ＥＰＰ回路はエミッタ
フォロワとして動作し、ワンショットタイマ１１．．１
２からの出力ＳＴ、Ｒ８Ｔの出力に応じてそれぞれ第１
および第２の出力がそれぞれ′Ｈ”レベルとなり、第２
図（ａ）と同様各巻線Ｌ１．ＬＳ。
フォロワとして動作し、ワンショットタイマ１１．．１
２からの出力ＳＴ、Ｒ８Ｔの出力に応じてそれぞれ第１
および第２の出力がそれぞれ′Ｈ”レベルとなり、第２
図（ａ）と同様各巻線Ｌ１．ＬＳ。
ＬＲにセットまたはリセット電流を流す。
以上のように本発明によると、セット、リセット電圧を
矩形パルスで印加し、また、この矩形パルスすなわちセ
ット時間およびリセット時間はパルス発生回路で時間巾
が設定されるため、電源電圧、パルス巾等のマージンが
少なくてもキープリレーを確実に駆動でき、消費電力の
減少を図ることができる。また、巻線に電源電圧変動に
よる電流が流れないので誤セット、誤リセットが生じな
い。さらに大容量のコンデンサが不要なため小型化が図
れ、あるいは上述の実施例におけるようにコンデンサを
用いないか、または微小容量のコンデンサを用いる構成
とするとＩＣ化が容易となる。
矩形パルスで印加し、また、この矩形パルスすなわちセ
ット時間およびリセット時間はパルス発生回路で時間巾
が設定されるため、電源電圧、パルス巾等のマージンが
少なくてもキープリレーを確実に駆動でき、消費電力の
減少を図ることができる。また、巻線に電源電圧変動に
よる電流が流れないので誤セット、誤リセットが生じな
い。さらに大容量のコンデンサが不要なため小型化が図
れ、あるいは上述の実施例におけるようにコンデンサを
用いないか、または微小容量のコンデンサを用いる構成
とするとＩＣ化が容易となる。
さらに本発明のキープリレー駆動回路は１巻線キープリ
レーおよび２巻線キープリレーを別個または同時に駆動
することも可能である。
レーおよび２巻線キープリレーを別個または同時に駆動
することも可能である。
第１図は従来のキープリレー駆動回路の回路図、第２図
において（ａ）は本発明の１実施例に係るキープリレー
駆動回路の回路図、 （ｂｌ 、 （ｃ）は各部波形、
第３図において（ａｔは本発明の駆動回路に用いるワン
ショットタイマの詳細回路図、（ｂｌ。 （ｃ） 、 （ａｌは各部波形、そして第４図は本発明
の他の実施例を示す回路図である。 １．１，１２・・・ワンショットタイマ、 １３・・
・インバータ、 １９．２０・・・ＰＮＰ トラン
ジスタ、 ２１．２２・・・ＮＰＮ トランジスタ
。 Ｌｌ ・・・キープリレー巻線、 Ｖｎ・・・電源正
極。 Ｅ・・・電源負極。 特許出願人 立石電機株式会社 代理人 弁理士 伊東辰雄 〃 〃 伊東哲也 一１１＝ の −〉 第３区 第４図 手 続 補 正 書（方 式）％式％ １、事件の表示 昭和５７年 特 許 願 第３１６６４号２、発明の名
称 キープリレー駆動回路 ３、補正をする者 事件どの関係 特許出願人 住 所 京都市右京区花園土堂町１０番地氏 名 （２
９４）立石電機株式会社 代表者 立石孝雄 ４、代理人〒１０５ 住 所 東京都港区虎ノ門二丁目８番１号昭和５７１［
６月１１０（５７，６，２９発送）６、補正の対象 明細書中、［−図面の簡単な説明の欄」７、補正の内容 明ａ書第１１Ｎ第３行” （Ｃ） ” （１）ＦＥ ｒ
、 （ｄ ） Ｊを加入する。
において（ａ）は本発明の１実施例に係るキープリレー
駆動回路の回路図、 （ｂｌ 、 （ｃ）は各部波形、
第３図において（ａｔは本発明の駆動回路に用いるワン
ショットタイマの詳細回路図、（ｂｌ。 （ｃ） 、 （ａｌは各部波形、そして第４図は本発明
の他の実施例を示す回路図である。 １．１，１２・・・ワンショットタイマ、 １３・・
・インバータ、 １９．２０・・・ＰＮＰ トラン
ジスタ、 ２１．２２・・・ＮＰＮ トランジスタ
。 Ｌｌ ・・・キープリレー巻線、 Ｖｎ・・・電源正
極。 Ｅ・・・電源負極。 特許出願人 立石電機株式会社 代理人 弁理士 伊東辰雄 〃 〃 伊東哲也 一１１＝ の −〉 第３区 第４図 手 続 補 正 書（方 式）％式％ １、事件の表示 昭和５７年 特 許 願 第３１６６４号２、発明の名
称 キープリレー駆動回路 ３、補正をする者 事件どの関係 特許出願人 住 所 京都市右京区花園土堂町１０番地氏 名 （２
９４）立石電機株式会社 代表者 立石孝雄 ４、代理人〒１０５ 住 所 東京都港区虎ノ門二丁目８番１号昭和５７１［
６月１１０（５７，６，２９発送）６、補正の対象 明細書中、［−図面の簡単な説明の欄」７、補正の内容 明ａ書第１１Ｎ第３行” （Ｃ） ” （１）ＦＥ ｒ
、 （ｄ ） Ｊを加入する。
Claims (1)
- 【特許請求の範囲】 １、第１および第２の２個の出力端を有し、これらの出
力端間またはこれらの出力端と電源の正負いずれかの極
との間に接続されたキープリレー巻線を駆動して該キー
プリレーをセットおよびリセットするキープリレー駆動
回路であって、人力信号の立ち上りおよび立ち下りを検
知してそれぞれ第１の矩形パルスおよび第２の矩形パル
スを発生するパルス発生回路と、電源の正極と第１の出
力端、電源の正極と第２の出力端、電源の負極と第１の
出力端および電源の負極と第２の出力端との間にそれぞ
れ接続した第１〜４のスイッチング素子とを含み、前記
第１および第２の矩形パルスの人力に応じて前記第１お
よび第２の出力端間に電位差を生じる出力段とを具備す
ることを特徴とするキープリレー駆動回路。 ２、前記第１および第２のスイッチング素子と第３およ
び第４のスイッチング素子とは相互に異なる極性の素子
であり、かつ第１および第３のスイッチング素子ならび
に第２および第４のスイッチング素子は人力をそれぞれ
共通にする特許請求の範囲第１項記載のキープリレー駆
動回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3166482A JPS5951430A (ja) | 1982-03-02 | 1982-03-02 | キ−プリレ−駆動回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3166482A JPS5951430A (ja) | 1982-03-02 | 1982-03-02 | キ−プリレ−駆動回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5951430A true JPS5951430A (ja) | 1984-03-24 |
Family
ID=12337399
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3166482A Pending JPS5951430A (ja) | 1982-03-02 | 1982-03-02 | キ−プリレ−駆動回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5951430A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0591037U (ja) * | 1991-09-02 | 1993-12-10 | 株式会社田中電機光音堂 | 切換え制御装置 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5728523B2 (ja) * | 1980-05-28 | 1982-06-17 |
-
1982
- 1982-03-02 JP JP3166482A patent/JPS5951430A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5728523B2 (ja) * | 1980-05-28 | 1982-06-17 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0591037U (ja) * | 1991-09-02 | 1993-12-10 | 株式会社田中電機光音堂 | 切換え制御装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2621311B2 (ja) | ラッチ回路付きコンパレータ | |
| JPH03106215A (ja) | スイツチングヒステリシスを有するトリガ回路 | |
| JPS59108418A (ja) | 信号発生回路 | |
| JPS6223060Y2 (ja) | ||
| US5319251A (en) | Circuit arrangement for generating a switching pulse from a square-wave signal | |
| JP3440482B2 (ja) | 切替回路 | |
| JPH01128621A (ja) | チャージポンプ回路 | |
| JPH057778Y2 (ja) | ||
| JPH0735454Y2 (ja) | パルス幅伸張回路 | |
| JPH0537549Y2 (ja) | ||
| JPH0526825Y2 (ja) | ||
| JPH0319574A (ja) | 同期信号分離装置 | |
| JPH0193919A (ja) | レベルシフト回路 | |
| JPS598298U (ja) | パルスモ−タ駆動回路 | |
| JPH0632972B2 (ja) | プリンタヘッド駆動回路 | |
| JPH04207988A (ja) | モータ駆動回路 | |
| JPS6324710A (ja) | 双安定マルチバイブレ−タ | |
| JPS60235321A (ja) | キ−プリレ−駆動回路 | |
| JPH01235119A (ja) | ラッチングリレー駆動回路 | |
| JPS6242605A (ja) | 振幅制限回路 | |
| JPS6316714A (ja) | 差動電流スイツチ回路 | |
| JPH01194796A (ja) | コントローラの入力回路 | |
| JPS6316709A (ja) | フリツプフロツプ回路 | |
| JPH0748642B2 (ja) | 電流ヒステリシスコンパレ−タ | |
| JPS62261220A (ja) | ドライブ回路 |