JPS6316709A - フリツプフロツプ回路 - Google Patents
フリツプフロツプ回路Info
- Publication number
- JPS6316709A JPS6316709A JP61161331A JP16133186A JPS6316709A JP S6316709 A JPS6316709 A JP S6316709A JP 61161331 A JP61161331 A JP 61161331A JP 16133186 A JP16133186 A JP 16133186A JP S6316709 A JPS6316709 A JP S6316709A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- terminal
- reset
- flip
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は所望する初期状態にリセットすることが可能な
フリップフロップ回路に関するものである。
フリップフロップ回路に関するものである。
従来の技術
フリップフロップは、例えば電源投入後の初期状態が、
回路を構成するトランジスタや抵抗の電気特性の微妙な
差異によるタイミングで決まり、不確定であることは良
(知られている。こうしたフリップフロップの分周出力
の初期状態を所望する極性で得るため、従来より種々の
回路方式が採られてきた。
回路を構成するトランジスタや抵抗の電気特性の微妙な
差異によるタイミングで決まり、不確定であることは良
(知られている。こうしたフリップフロップの分周出力
の初期状態を所望する極性で得るため、従来より種々の
回路方式が採られてきた。
第3図は、この種のフリップフロップのリセット回路の
一実施例を示す回路であり、第3図において、1は電源
電圧端子、2と23はフリップ70ツブの出力端子であ
り、互いに逆極性のパルスを出力する。
一実施例を示す回路であり、第3図において、1は電源
電圧端子、2と23はフリップ70ツブの出力端子であ
り、互いに逆極性のパルスを出力する。
3はクロックパルスの入力端子であり、24はリセット
パルスの入力端子である。端子3に入力されるパルスが
抵抗4を介してトランジスタ6に加えられ、同トランジ
スタ6をオンする。今、端子3がパルス電圧の高い状態
にあり、トランジスタ6がオンしている時、抵抗5の電
圧降下によりトランジスタ12はオフとなり、直列の抵
抗13および並列の抵抗10.抵抗14を介してトラン
ジスタ12のエミッタに接続されているトランジスタ1
1およびトランジスタ15もオフとなる。
パルスの入力端子である。端子3に入力されるパルスが
抵抗4を介してトランジスタ6に加えられ、同トランジ
スタ6をオンする。今、端子3がパルス電圧の高い状態
にあり、トランジスタ6がオンしている時、抵抗5の電
圧降下によりトランジスタ12はオフとなり、直列の抵
抗13および並列の抵抗10.抵抗14を介してトラン
ジスタ12のエミッタに接続されているトランジスタ1
1およびトランジスタ15もオフとなる。
この状態で、トランジスタ8とトランジスタ19は、抵
抗7および抵抗9と抵抗18および抵抗17とにより自
己保持回路を構成しており、たとえばトランジスタ8が
オンであれば抵抗7による電圧降下によりトランジスタ
19はオフであり、したがって抵抗18および抵抗17
を介した電流がトランジスタ8のベースへ流れトランジ
スタ8はオンの状態を保持するのである。トランジスタ
19がオンの時も同様である。
抗7および抵抗9と抵抗18および抵抗17とにより自
己保持回路を構成しており、たとえばトランジスタ8が
オンであれば抵抗7による電圧降下によりトランジスタ
19はオフであり、したがって抵抗18および抵抗17
を介した電流がトランジスタ8のベースへ流れトランジ
スタ8はオンの状態を保持するのである。トランジスタ
19がオンの時も同様である。
トランジスタ6がオンの状態で端子24にリセットパル
スが人力されると、抵抗22を介してトランジスタ20
がオンとなる。したがって、端子23の電位は抵抗18
の電圧降下によってほとんどアース電位近くまで下がる
(以下この状態をロウと呼ぶ)。他方、トランジスタ8
はオフとなり、端子2の電位は抵抗7と抵抗9およびト
ランジスタ19のベース・エミッタ間電圧VBEとで分
割された電位となる(以下この状態をハイと呼ぶ)。し
たがって、トランジスタ19がオンとなり、リセットパ
ルスがなくなっても状態を保持し、フリップフロップの
リセットが行なわれるのである。
スが人力されると、抵抗22を介してトランジスタ20
がオンとなる。したがって、端子23の電位は抵抗18
の電圧降下によってほとんどアース電位近くまで下がる
(以下この状態をロウと呼ぶ)。他方、トランジスタ8
はオフとなり、端子2の電位は抵抗7と抵抗9およびト
ランジスタ19のベース・エミッタ間電圧VBEとで分
割された電位となる(以下この状態をハイと呼ぶ)。し
たがって、トランジスタ19がオンとなり、リセットパ
ルスがなくなっても状態を保持し、フリップフロップの
リセットが行なわれるのである。
トランジスタ20がオフとなり、トランジスタ19がオ
ン、トランジスタ8がオフとなっている状態で、トラン
ジスタ6がオフとなると、トランジスタ12がオンし、
抵抗13および抵抗10と抵抗14を介してトランジス
タ11とトランジスタ15のベース電位を上げる。この
時トランジスタ19がオン、トランジスタ8がオフであ
るため、トランジスタ11がトランジスタ15よりも早
(オンし、トランジスタISのベース電位を下げるため
トランジスタ15はオフのままとなる。
ン、トランジスタ8がオフとなっている状態で、トラン
ジスタ6がオフとなると、トランジスタ12がオンし、
抵抗13および抵抗10と抵抗14を介してトランジス
タ11とトランジスタ15のベース電位を上げる。この
時トランジスタ19がオン、トランジスタ8がオフであ
るため、トランジスタ11がトランジスタ15よりも早
(オンし、トランジスタISのベース電位を下げるため
トランジスタ15はオフのままとなる。
したがって、トランジスタ11のエミッタ電流によりト
ランジスタ8がオンとなり、端子2がハイからロウの状
態に変わり、このためトランジスタ19がオフとなって
端子23がロウからハイの状態となり、トランジスタ6
がオンしても状態を保持する。再びトランジスタ6がオ
フするとトランジスタ15がトランジスタ11よりも早
くオンし、端子2がハイ、端子23がロウとなる。
ランジスタ8がオンとなり、端子2がハイからロウの状
態に変わり、このためトランジスタ19がオフとなって
端子23がロウからハイの状態となり、トランジスタ6
がオンしても状態を保持する。再びトランジスタ6がオ
フするとトランジスタ15がトランジスタ11よりも早
くオンし、端子2がハイ、端子23がロウとなる。
発明が解決しようとする問題点
このような従来の構成は、例えばクロックパルス入力と
リセットパルス入力の位相関係が変わることを前提とし
た回路であり、クロックパルス入力とリセットパルス入
力が同時に入力されるような位相関係にあると、ブリッ
プフロップのリセット動作を確実に行なうことができな
いという問題点があった。
リセットパルス入力の位相関係が変わることを前提とし
た回路であり、クロックパルス入力とリセットパルス入
力が同時に入力されるような位相関係にあると、ブリッ
プフロップのリセット動作を確実に行なうことができな
いという問題点があった。
第4図はフリップ70ツブの初期状態が逆転している場
合のリセット動作を示すタイミング図である。(a)は
クロックパルス入力であり、(b)はリセットパルス入
力である。(C)は正規の、フリップフロップ出力であ
るが、初期状態によって(d)に示すように逆極性の出
力となった場合に(b)のリセットパルスによって正規
の出力極性にもどることになる。しかしながら第5図の
タイミング図に示すように、(e)のクロックパルス入
力と、げ)のリセットパルス入力の位相関係が変わった
場合には、(1′0のように逆転した出力極性の状態に
リセットパルスを入力しても(g)に示す正規の極性に
もどすことができなかった。
合のリセット動作を示すタイミング図である。(a)は
クロックパルス入力であり、(b)はリセットパルス入
力である。(C)は正規の、フリップフロップ出力であ
るが、初期状態によって(d)に示すように逆極性の出
力となった場合に(b)のリセットパルスによって正規
の出力極性にもどることになる。しかしながら第5図の
タイミング図に示すように、(e)のクロックパルス入
力と、げ)のリセットパルス入力の位相関係が変わった
場合には、(1′0のように逆転した出力極性の状態に
リセットパルスを入力しても(g)に示す正規の極性に
もどすことができなかった。
本発明ではこのような問題点を解決するもので、クロッ
クパルス入力とリセットパルス入力とが同時に入力する
位相関係においても出力極性が逆転しているフリップフ
ロップ出力を所望する極性の出力にリセットすることが
可能な回路の実現を目的とするものである。
クパルス入力とリセットパルス入力とが同時に入力する
位相関係においても出力極性が逆転しているフリップフ
ロップ出力を所望する極性の出力にリセットすることが
可能な回路の実現を目的とするものである。
問題点を解決するための手段
この問題点を解決するために本発明は、リセットパルス
入力によってオンするトランジスタを複数用いて、クロ
ックパルスが入力している状態と入力していない状態で
分担してリセット動作をさせるようにしたものである。
入力によってオンするトランジスタを複数用いて、クロ
ックパルスが入力している状態と入力していない状態で
分担してリセット動作をさせるようにしたものである。
作用
この構成により、クロックパルス入力とリセットパルス
入力の位相関係が変わる場合においても安定してフリッ
プフロップをリセットすることとなる。
入力の位相関係が変わる場合においても安定してフリッ
プフロップをリセットすることとなる。
実施例
第1図は本発明の一実施例によるフリップフロップ回路
を示す回路図であり、第1図において、第3図と番号の
等しいものは同一のものを示している。16はトランジ
スタであり、このトランジスタ16は、抵抗21を介し
て端子24に入力されるリセットパルスによってオンす
る。第2図は、この回路のタイミング図であり、端子3
にクロックパルス(i)が入力されトランジスタ6がオ
ンの時に、端子24からリセットパルス(Dが入力され
ると、トランジスタ20がオンして端子23をロウ、端
子2をハイの状態にし、所望の出力(りと同じ位相の出
力(1)となり、リセットパルスがなくなっても状態を
保持する。トランジスタ6がオンのとき、端子2がロウ
、端子23がハイの状態でリセットパルスが入力すると
、トランジスタ20がオンとなり、端子23はロウの状
態になるが、トランジスタ11がオンのままであるとト
ランジスタ8もオンのままであり゛、端子2はロウの状
態を保持する。したがってリセットパルスがな(なると
再び端子23はハイの状態にもどってしまう。よってリ
セットパルス入力によりトランジスタ16がオンするこ
とにより、トランジスタ11をオフにし、同時にトラン
ジスタ15をオンすることで、トランジスタ8はオフと
なり、端子2がハイの状態となるのである。
を示す回路図であり、第1図において、第3図と番号の
等しいものは同一のものを示している。16はトランジ
スタであり、このトランジスタ16は、抵抗21を介し
て端子24に入力されるリセットパルスによってオンす
る。第2図は、この回路のタイミング図であり、端子3
にクロックパルス(i)が入力されトランジスタ6がオ
ンの時に、端子24からリセットパルス(Dが入力され
ると、トランジスタ20がオンして端子23をロウ、端
子2をハイの状態にし、所望の出力(りと同じ位相の出
力(1)となり、リセットパルスがなくなっても状態を
保持する。トランジスタ6がオンのとき、端子2がロウ
、端子23がハイの状態でリセットパルスが入力すると
、トランジスタ20がオンとなり、端子23はロウの状
態になるが、トランジスタ11がオンのままであるとト
ランジスタ8もオンのままであり゛、端子2はロウの状
態を保持する。したがってリセットパルスがな(なると
再び端子23はハイの状態にもどってしまう。よってリ
セットパルス入力によりトランジスタ16がオンするこ
とにより、トランジスタ11をオフにし、同時にトラン
ジスタ15をオンすることで、トランジスタ8はオフと
なり、端子2がハイの状態となるのである。
発明の効果
以上のように本発明によれば、クロックパルス入力とリ
セットパルス入力の位相関係が変化しても安定にリセッ
トを行なうことができるという効果が得られる。
セットパルス入力の位相関係が変化しても安定にリセッ
トを行なうことができるという効果が得られる。
第1図は本発明の一実施例によるフリップフロップのリ
セット回路を示す回路図、第2図はこの実施例回路のタ
イミング図、第3図は従来のフリップフロップのリセッ
ト回路を示す回路図、第4図は従来のクロックパルスと
リセットパルスの位相関係を示すタイミング図、第5図
は従来例でリセットが行なえないクロックパルスとリセ
ットパルスの位相関係を示すタイミング図である。 1・・・・・・電源電圧端子、2,23・・・・・・フ
リップフロップの出力端子、3・・・・・・クロックパ
ルス入力端子、24・・・・・・リセットパルス入力端
子。 第2図 第3図 第4図 (d−〕 第5図 (犬)
セット回路を示す回路図、第2図はこの実施例回路のタ
イミング図、第3図は従来のフリップフロップのリセッ
ト回路を示す回路図、第4図は従来のクロックパルスと
リセットパルスの位相関係を示すタイミング図、第5図
は従来例でリセットが行なえないクロックパルスとリセ
ットパルスの位相関係を示すタイミング図である。 1・・・・・・電源電圧端子、2,23・・・・・・フ
リップフロップの出力端子、3・・・・・・クロックパ
ルス入力端子、24・・・・・・リセットパルス入力端
子。 第2図 第3図 第4図 (d−〕 第5図 (犬)
Claims (1)
- クロックパルス入力端子と前記クロックパルスに対し位
相が独立して変化するリセットパルス入力端子とを具備
し、前記クロックパルスの入力状態において前記リセッ
トパルスを入力することにより、リセットされ、前記ク
ロックパルスの再入力によって出力の状態が反転する機
能をそなえたフリップフロップ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61161331A JPS6316709A (ja) | 1986-07-09 | 1986-07-09 | フリツプフロツプ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61161331A JPS6316709A (ja) | 1986-07-09 | 1986-07-09 | フリツプフロツプ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6316709A true JPS6316709A (ja) | 1988-01-23 |
Family
ID=15733051
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61161331A Pending JPS6316709A (ja) | 1986-07-09 | 1986-07-09 | フリツプフロツプ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6316709A (ja) |
-
1986
- 1986-07-09 JP JP61161331A patent/JPS6316709A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6316709A (ja) | フリツプフロツプ回路 | |
| US3469110A (en) | Bit ring counter with bit marker | |
| US3324307A (en) | Flip-flop circuit | |
| US5319251A (en) | Circuit arrangement for generating a switching pulse from a square-wave signal | |
| JPH0113463Y2 (ja) | ||
| JPS59219014A (ja) | 論理回路 | |
| JPH0735454Y2 (ja) | パルス幅伸張回路 | |
| JPS59214305A (ja) | 相補mos型発振回路 | |
| US3286102A (en) | Electric circuits | |
| KR860001361Y1 (ko) | 모노 멀티바이브레이터 | |
| SU1112531A1 (ru) | Триггер | |
| JPH02144745A (ja) | メモリカード | |
| SU959163A1 (ru) | Однофазный сдвиговый регистр | |
| JPH044285Y2 (ja) | ||
| JPH02213219A (ja) | 電源投入時のリセットパルス生成回路 | |
| JPS6045837A (ja) | デ−タ転送回路 | |
| JPH0426221A (ja) | 発振回路 | |
| JPS62281616A (ja) | Ecl出力回路 | |
| JPS62116011A (ja) | パルス発生回路 | |
| JPS59122629U (ja) | デジタル回路の押釦入力装置 | |
| JPS61198915A (ja) | 高電圧出力回路 | |
| JPS60249416A (ja) | Ic用イニシヤライズ回路 | |
| JPS5951430A (ja) | キ−プリレ−駆動回路 | |
| JPS5834052B2 (ja) | フリツプ・フロツプ回路 | |
| JPH0431601B2 (ja) |